[發(fā)明專利]嵌入式可信計(jì)算終端

有效

• 申請(qǐng)?zhí)枺?/td>: 201010544502.2
• 申請(qǐng)日: 2010-11-15
• 公開(kāi)（公告）號(hào): CN102012979A
• 公開(kāi)（公告）日: 2011-04-13
• 發(fā)明（設(shè)計(jì)）人: 陳雷;張向剛;李波;鐘其水;陳德元;陳坤源
• 申請(qǐng)（專利權(quán)）人: 深圳市華威世紀(jì)科技股份有限公司;電子科技大學(xué)
• 主分類號(hào): G06F21/00
• 分類號(hào): G06F21/00
• 代理公司: 深圳市中知專利商標(biāo)代理有限公司 44101
• 代理人: 孫皓;林虹

1.一種嵌入式可信計(jì)算終端，所述嵌入式可信計(jì)算終端的嵌入式可信硬件層包括可信計(jì)算模塊(TPM)、嵌入式微處理器(ARM)、程序存儲(chǔ)器(NAND-FLASH)和只讀存儲(chǔ)器(ROM)，其特征在于：所述可信計(jì)算模塊(TPM)與嵌入式微處理器(ARM)通過(guò)I²C串行總線物理連接；所述嵌入式可信計(jì)算終端的系統(tǒng)設(shè)有順序連接的初始化裝置、度量裝置、對(duì)比裝置，對(duì)比裝置接標(biāo)準(zhǔn)值數(shù)據(jù)庫(kù)、啟動(dòng)裝置和反饋裝置；所述初始化裝置、度量裝置、對(duì)比裝置和標(biāo)準(zhǔn)值數(shù)據(jù)庫(kù)位于只讀存儲(chǔ)器(ROM)內(nèi)部，啟動(dòng)裝置和反饋裝置存儲(chǔ)于程序存儲(chǔ)器(NAND-FLASH)中；所述初始化裝置用于初始化嵌入式微處理器(ARM)；所述度量裝置用于讀取存儲(chǔ)在程序存儲(chǔ)器(NAND-FLASH)中的BOOTLOADER的代碼和操作系統(tǒng)代碼，并把這些代碼通過(guò)I²C總線傳遞到可信計(jì)算模塊(TPM)，可信計(jì)算模塊(TPM)把接收到的數(shù)據(jù)做SHA-1運(yùn)算：從一個(gè)最大2⁶⁴位的數(shù)據(jù)中產(chǎn)生一串160位的數(shù)據(jù)摘要，將運(yùn)算結(jié)果通過(guò)I²C總線傳遞給對(duì)比裝置；所述對(duì)比裝置用于將標(biāo)準(zhǔn)值數(shù)據(jù)庫(kù)中讀取的標(biāo)準(zhǔn)值與度量裝置運(yùn)算的結(jié)果數(shù)據(jù)摘要作對(duì)比，兩組160位的數(shù)據(jù)摘相減，結(jié)果為零，執(zhí)行啟動(dòng)裝置；所述啟動(dòng)裝置用于引導(dǎo)嵌入式微處理器(ARM)啟動(dòng)其操作系統(tǒng)；所述反饋裝置用于向用戶發(fā)出嵌入式可信計(jì)算終端的代碼已被篡改的警告。

2.根據(jù)權(quán)利要求1所述的嵌入式可信計(jì)算終端，其特征在于：所述兩組160位的數(shù)據(jù)摘相減，結(jié)果不為零，執(zhí)行反饋裝置。

3.根據(jù)權(quán)利要求2所述的嵌入式可信計(jì)算終端，其特征在于：所述標(biāo)準(zhǔn)值為原始代碼的SHA-1運(yùn)算的數(shù)據(jù)摘要。

4.根據(jù)權(quán)利要求3所述的嵌入式可信計(jì)算終端，其特征在于：所述對(duì)比裝置經(jīng)存儲(chǔ)裝置接主記錄數(shù)據(jù)庫(kù)，存儲(chǔ)裝置和主記錄數(shù)據(jù)庫(kù)存儲(chǔ)于程序存儲(chǔ)器(NAND-FLASH)中。

5.根據(jù)權(quán)利要求4所述的嵌入式可信計(jì)算終端，其特征在于：所述對(duì)比裝置將對(duì)比結(jié)果傳遞到存儲(chǔ)裝置存儲(chǔ)到主記錄數(shù)據(jù)庫(kù)。

6.根據(jù)權(quán)利要求5所述的嵌入式可信計(jì)算終端，其特征在于：所述主記錄數(shù)據(jù)庫(kù)存儲(chǔ)最近512次啟動(dòng)的日志信息。

7.根據(jù)權(quán)利要求6所述的嵌入式可信計(jì)算終端，其特征在于：所述嵌入式可信硬件層設(shè)有橋及4通道動(dòng)態(tài)內(nèi)存存取(DMA)，橋及4通道動(dòng)態(tài)內(nèi)存存取(DMA)AHB總線連接有嵌入式微處理器(ARM)、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SDRAM)、液晶控制器及動(dòng)態(tài)內(nèi)存存取(DMA)、程序存儲(chǔ)器(NAND-FLASH)、只讀存儲(chǔ)器(ROM)，橋及4通道動(dòng)態(tài)內(nèi)存存取(DMA)經(jīng)APB總線連接有I²C總線、以太網(wǎng)接口芯片(CS8900)、串行通信接口、USB接口和輸入輸出接口，I²C總線連接可信計(jì)算模塊(TPM)和VGA輸出(CH7005)。

8.根據(jù)權(quán)利要求7所述的嵌入式可信計(jì)算終端，其特征在于：所述反饋裝置經(jīng)液晶控制器接用戶界面。

9.根據(jù)權(quán)利要求8所述的嵌入式可信計(jì)算終端，其特征在于：所述可信計(jì)算模塊(TPM)通過(guò)嵌入式微處理器(ARM)本身所具有的I²C串行總線物理連接。