[發明專利]用于電可擦寫只讀存儲器的讀出電路和讀出方法

有效

• 申請號: 201010541843.4
• 申請日: 2010-11-12
• 公開（公告）號: CN102467967A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 樓冰泳;廖少武;祝崇智
• 申請（專利權）人: 上海復旦微電子股份有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26
• 代理公司: 上海信好專利代理事務所(普通合伙) 31249
• 代理人: 張妍;張靜潔

技術領域

本發明涉及一種用于電可擦寫只讀存儲器的讀出電路和讀出方法。

背景技術

常規的Flash?EEPROM(電可擦寫只讀存儲器)包含若干存儲單元。這種存儲單元在P型半導體襯底上制造，每個單元包含一個n+型的漏端和一個n+型的源端。襯底上有一層相對薄的柵電介質層，之上是多晶硅形成的浮柵。在浮柵上是第二層電介質層，第二層電介質層上是多晶硅形成的控制柵。襯底上的溝道區將源漏端隔離開。

浮柵上的電荷量由浮柵中所包含的電子數目決定。在編程時，電子被注入到浮柵中，從而提高了存儲單元的閾值電壓。閾值電壓指使存儲單元導通所需要的控制柵和源端之間的最小電壓。在擦除時，浮柵中的電子被移除，從而降低存儲單元的閾值電壓。在編程狀態下，存儲單元的閾值電壓通常大于+6.5V，而在擦除狀態下，存儲單元的閾值電壓通常小于+3.0V。

為確定存儲單元是否被編程，在控制柵上加一個介于+3.0V到+6.5V之間的電壓，通常是+5.0V，源端加0V，漏端加1V-2V之間的電壓。如果存儲單元導通，電流會流過存儲單元的源漏之間，表示該單元處于擦除狀態，保存了數據“1”；否則，則表示該單元處于編程狀態，保存了數據“0”。

圖1是一個常規FLASH存儲器的簡化功能框圖。100是一個常規的半導體存儲器電路，包括存儲陣列102，102由若干存儲單元MC11-MCnm組成。MC11-MCnm在電路中排列成n×m的矩陣。每個存儲單元包含一個晶體管(Qp11-Qpnm)，晶體管用來保存數據“0”或“1”。每個晶體管的漏端與位線BL0-BLm-1中的一條相連，所有晶體管的源端接相同的公共地電位VSS。每個晶體管的控制柵與字線WL0-WLn-1中的一條相連。存儲器電路100還包括行譯碼器104，列譯碼器106，以及Y傳輸電路108。行譯碼器104根據行地址信號Ai從WL0-WLn-1選中相應的一條字線，列譯碼器根據列地址信號Aj從BL0-BLm-1中選中相應的一條位線。Y傳輸電路108將陣列中被選中的位線與讀出或傳感電路?110相連。

讀出電路110中包含一個傳感放大器，該傳感器比較字線上的電流和參考電流，傳感器的比較結果指示選中的存儲器單元保存的是“0”還是“1”。

圖2是讀出電路110的原理圖。電路中包含一個比較器120、阻值為R2的參考電阻122、阻值為R1的傳感電阻124，存儲單元的晶體管Q_P，以及參考單元的晶體管Q_R1-Q_R4。

參考電阻122的一端與一個電壓源VCC相連，典型電壓值為1.0V，另一端與比較器120的同相輸入端在結點A相連。結點A通過參考單元線REF以及開關S1-S4與參考晶體管Q_R1-Q_R4的漏端相連。傳感電阻124的一端與電壓源VCC相連，另一端與比較器120的反相輸入端在結點B相連。結點B通過被選中的位線BL與存儲晶體管Q_P的漏端相連。Q_P和Q_R1-Q_R4的控制柵都連接到被選中的字線WL，接受相同的控制柵電壓VG_SENSE。

在進行讀操作時，開關S1導通，存儲單元的電流ICELL與來自Q_R1的電流IREF進行比較。

在進行編程校驗操作時，開關S2導通，存儲單元的電流ICELL與來自Q_R2的電流IREF進行比較。

在進行擦除校驗操作時，開關S3導通，存儲單元的電流ICELL與來自Q_R3的電流IREF進行比較。

在進行過擦除校驗操作時，開關S4導通，存儲單元的電流ICELL與來自Q_R4的電流IREF進行比較。

Q_R1的閾值電壓是RD_VT，Q_R2的閾值電壓是PGM_VT，Q_R3的閾值電壓是ERS_VT，Q_R4的閾值電壓是OEC_VT。這些閾值電壓滿足以下關系：

OEC_VT?<?ERS_VT?<?RD_VT?<?PGM_VT

圖3中給出了參考單元中Q_R1-Q_R4的參考電流與控制柵電壓V_G的曲線圖。由于參考晶體管與存儲晶體管是相同的，因此IDS曲線A-D是平行的，與存儲晶體管的IDS曲線也是平行的。曲線A-D的差異是由于不同的閾值電壓導致的。