[發明專利]一種半導體存儲單元、器件及其制備方法

無效

• 申請號: 201010541156.2
• 申請日: 2010-11-10
• 公開（公告）號: CN102468342A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: 霍宗亮;劉明;金林;劉璟;張滿紅;李冬梅
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/49;H01L27/115;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及微電子技術領域，尤其涉及一種半導體存儲單元、器件及其制備方法。

背景技術

浮柵結構存儲器是目前被大量使用和普遍認可的主流存儲器類型，是一種十分重要的半導體元器件，被廣泛應用于電子和計算機行業。傳統的浮柵結構存儲器由于其自身結構與材料的選擇導致要求快速寫入/擦除操作和長時間高穩定性存儲相沖突的局限性，且隨著技術節點的縮小這一矛盾并沒有得到明顯改善，限制了浮柵存儲器的發展。傳統的浮柵存儲單元是采用n型摻雜的多晶硅薄膜浮柵用于信息的存儲。圖1為現有技術采用n型摻雜多晶硅浮柵作為存儲層的存儲單元的示意圖。圖2為現有技術采用n型摻雜多晶硅浮柵作為存儲層的存儲單元在電荷保持狀態下的能帶示意圖。

隨著特征尺寸進入到納米級，如何適應工藝的發展，在減小存儲單元尺寸的同時提高存儲數據寫入、讀取、擦除和保持性能，已經成為目前浮柵存儲器發展面臨的關鍵問題，這就要求從材料或結構上對傳統浮柵存儲器進一步改進。圖3為現有技術采用單層遂穿層的多晶硅浮柵存儲單元在擦除狀態下的能帶示意圖。由于高的空穴隧穿勢壘，所以擦除主要是電子從多晶硅浮柵隧穿進入襯底，空穴很難從襯底進入浮柵，因此需要很大的擦除電壓。擦除電壓的增大會帶來隧穿層的退化，進而會使得數據駐留特性變差。

在實現本發明的過程中，發明人意識到現有技術存在如下缺陷：采用n型摻雜多晶硅浮柵作為存儲層的存儲單元在器件特征尺寸越來越小的情況下，其數據的駐留性能逐漸變差。

發明內容

(一)要解決的技術問題

本發明的目的就是解決現有技術中采用n型摻雜多晶硅浮柵作為存儲層的存儲單元在器件特征尺寸越來越小的情況下，其數據的駐留性能逐漸變差的技術問題，而提出一種半導體存儲器件及其制備方法。

(二)技術方案

發明人經過研究發現采用n型摻雜多晶硅浮柵作為存儲層的存儲單元在器件特征尺寸越來越小的情況下，其數據的駐留性能逐漸變差。在另一方面，從理論分析可以知道，浮柵的勢壘能級如果變深，則電子從浮柵隧穿或者熱發射進入襯底所需要的能量越多，所以就可以抑制電子的泄露。為此，可以考慮改變多晶硅浮柵的費米能級深度。因此，本發明通過采用多種方法降低浮柵材料的費米能級，從而提高了存儲器件中的數據駐留特性。

針對采用降低浮柵材料的費米能級，加深電子勢阱所導致的數據參數困難的技術問題，本發明采用由多個隧穿子層構建隧穿層勢壘，增大擦除時的襯底空穴注入，通過綜合調制器件的能帶結構，在提高器件保持特性的前提下也獲得了高擦除速度。

(三)有益效果

本發明公開的改進型的半導體存儲單元及器件對傳統浮柵器件的多晶硅浮柵采用P型摻雜，碳C摻雜等處理工藝，以獲得更深的電子存儲勢阱，從而有效提高器件的數據保持能力。

同時引入多層隧穿介質堆疊的隧穿層勢壘工程，調制器件的能帶結構來獲得高擦除速度，從而綜合改善了器件的存儲特性。

附圖說明

圖1為現有技術采用n型摻雜多晶硅浮柵作為存儲層的存儲單元的示意圖；

圖2為現有技術采用n型摻雜多晶硅浮柵作為存儲層的存儲單元的在電荷保持狀態下的能帶示意圖；

圖3為現有技術采用單層遂穿層的多晶硅浮柵存儲單元在擦除狀態下的能帶示意圖；

圖4為根據本發明實施例半導體存儲單元的結構示意圖；

圖5為根據本發明實施例二半導體存儲單元的勢壘結構圖；

圖6為根據本發明實施例三半導體存儲單元的勢壘結構圖；

圖7為根據本發明實施例四半導體存儲單元的勢壘結構圖

圖8a為根據本發明實施例五半導體存儲器件制備方法SiO₂隧穿層淀積步驟的示意圖；

圖8b為根據本發明實施例五半導體存儲器件制備方法Si₃N₄隧穿層淀積步驟的示意圖；

圖8c為根據本發明實施例五半導體存儲器件制備方法SiO₂隧穿層淀積步驟的示意圖；

圖8d為根據本發明實施例五半導體存儲器件制備方法多晶硅浮柵淀積步驟的示意圖；

圖8e為根據本發明實施例五半導體存儲器件制備方法B離子注入，進行P型摻雜步驟的示意圖；

圖8f為根據本發明實施例五半導體存儲器件制備方法ONO阻塞層淀積步驟的示意圖；

圖8g為根據本發明實施例五半導體存儲器件制備方法柵電極淀積步驟的示意圖；

圖8h為根據本發明實施例五半導體存儲器件制備方法柵堆棧刻蝕步驟的示意圖；