[發明專利]電位轉換電路

有效

• 申請號: 201010539701.4
• 申請日: 2010-11-09
• 公開（公告）號: CN101969305A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 黃超圣
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

技術領域

本發明有關于電位轉換電路(Level?Shifter)。

背景技術

在現代集成電路中，核心邏輯單元與輸入/輸出單元通常使用兩種不同電平的電源。

以0.13um制程為例，核心邏輯單元通常是以1.2伏特的電源供電，而輸入/輸出單元則是以3.3伏特的電源供電。由于核心邏輯單元內的信號是操作在一第一電位區間(例如，0～1.2伏特)、而輸入/輸出單元內的信號是操作在一第二電位區間(例如，0～3.3伏特)，不同單元間通常需要電位轉換電路(level?shifter)，以確保信號以正確邏輯傳遞。

本技術領域亟需一種可以正確、快速，且不占面積的電位轉換電路。

發明內容

本發明揭露一種電位轉換電路。

本發明所述的電位轉換電路包括：一第一N型晶體管、一第二N型晶體管、一第一P型晶體管、一第二P型晶體管、一第一電位拉升電路以及一第二電位拉升電路。

上述第一與第二N型晶體管組成一差動輸入對，分別以柵極接收一輸入信號以及一反相輸入信號，且各自以源極耦接一地端。上述輸入信號與反相輸入信號操作于與一第一電源有關的一第一電位區間內。

上述第一與第二P型晶體管耦接于一第二電源與該差動輸入對之間，且彼此交錯耦接以使所述兩P型晶體管的柵極操作于與該第二電源有關的一第二電位區間內。上述第一與第二P型晶體管的源極皆耦接該第二電源。上述第一與第二P型晶體管的漏極分別耦接上述第一與第二N型晶體管的漏極。該第一P型晶體管的柵極耦接該第二P型晶體管的漏極，且該第二P型晶體管的柵極耦接該第一P型晶體管的漏極。

至于該第一電位拉升電路，作用如下。當該輸入信號由該第一電位區間的一第一低電平轉變為該第一電位區間的一第一高電平時，該第一電位拉升電路耦接該第二電源至第一P型晶體管的柵極。

至于該第二電位拉升電路，作用如下。當該輸入信號由該第一高電平轉變為該第一低電平時，該第二電位拉升電路耦接該第二電源至該第二P型晶體管的柵極。

本發明能夠有效地改善整體電位轉換器的電位轉換速度。

附圖說明

圖1顯示本發明電位轉換電路的一種實施方式。

圖2顯示本發明電位轉換電路的另一種實施方式。

具體實施方式

為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉實施例，并配合所附圖示，詳細說明如下。

圖1顯示本發明電位轉換電路的一種實施方式。

電位轉換電路100包括一第一N型晶體管Mn1、一第二N型晶體管Mn2、一第一P型晶體管Mp1、一第二P型晶體管Mp2、一第一電位拉升電路102、一第二電位拉升電路104以及三個反相器106、108與110。所述電路會將信號由一第一電位區間轉換至范圍較大的一第二電位區間。該第一電位區間與一第一電源(圖中標號為VDD)有關；例如，自地端電位VSS至第一電源電位VDD。該第二電位區間與一第二電源(圖中標號為VPP，高于第一電源VDD)有關；例如，由地端電位VSS至第二電源電位VPP。

以下討論電位轉換電路100中各元件的詳細耦接狀態。

上述第一與第二N型晶體管Mn1以及Mn2組成一差動輸入對，分別以柵極接收一輸入信號In以及一反相輸入信號Inb，且各自以源極耦接地端VSS。輸入信號In與反相輸入信號Inb操作于上述第一電位區間。反相器106用來將輸入信號In反相為反相輸入信號Inb，且由第一電源VDD供電。反相器106可根據使用者設計決定是否使用。

上述第一與第二P型晶體管Mp1與Mp2耦接于第二電源VPP與上述晶體管Mn1與Mn2所形成的差動輸入對之間。第一與第二P型晶體管Mp1與Mp2彼此交錯耦接，以使晶體管Mp1與Mp2的柵極NT1與NT2操作于與上述第二電位區間內。參閱圖中所示結構，第一與第二P型晶體管Mp1與Mp2的源極皆耦接該第二電源VPP；第一P型晶體管Mp?1的漏極耦接第一N型晶體管Mn1的漏極；第二P型晶體管Mp2的漏極耦接第二N型晶體管Mn2的漏極；第一P型晶體管Mp1的柵極耦接第二P型晶體管Mp2的漏極；且第二P型晶體管Mp2的柵極耦接第一P型晶體管Mp1的漏極。