[發明專利]包括響應電源故障信號而刷新寫入數據的電源故障電路的非易失性半導體存儲器

有效

• 申請號: 201010533794.X
• 申請日: 2010-10-29
• 公開（公告）號: CN102054534A
• 公開（公告）日: 2011-05-11
• 發明（設計）人: A·C·坎恩
• 申請（專利權）人: 西部數據技術公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙蓉民

技術領域

背景技術

非易失性半導體存儲器可用于計算機系統(如，臺式、膝上型、便攜式計算機等等)或消費裝置(如音樂播放器、移動電話、照相機等等)或其他合適用具的大容量存儲裝置。非易失性半導體存儲器可包括一個或更多存儲器件(如閃存)和存取每個存儲器件的控制電路。每個存儲器件都耦接到I/O(輸入/輸出)總線以及大量接口控制線。當向存儲器件發出編程命令或擦除命令時，控制電路通過I/O總線傳遞地址和命令數據(并為編程操作傳遞寫數據)。當發出讀取命令時，控制電路通過I/O總線傳遞地址和命令數據然后通過I/O總線接收讀取的數據。?

圖1示出現有技術的根據合適的通信協議與主機4通信的非易失性半導體存儲器2。存儲器控制器6包括緩存針對寫入/讀取命令的數據的緩沖器8，為不同算法執行控制程序的微處理器10，如邏輯塊地址(LBA)到物理塊地址(PBA)的映射、損耗平衡、糾錯碼等等。存儲器控制器6進一步包括接口電路12，其用于與一個或更多存儲器件14接口，如合適的閃存器件。接口電路12生成合適的控制信號16并結合執行由微處理器10啟動的寫入/讀取命令，從存儲器件14接收狀態信息18。接口電路12也經I/O總線20傳輸和接收數據，包括存儲在緩沖器8中的讀取/寫入數據或由微處理器10生成并傳輸到與存儲器件14集成的控制器22的命令數據。?

存儲器件14包括存儲單元24的陣列，在存儲段中存取的存儲單元24稱為頁。在寫操作過程中，經I/O總線20從緩沖器8接收的寫入數據首先存儲在數據寄存器26中。控制器22然后將寫入數據從數據寄存器26轉移到存儲器陣列24中的目標頁。在讀取操作過程中，?存儲器陣列24中的頁被讀入到數據寄存器26中，且然后經I/O總線20轉移，這里頁存儲在緩沖器8中。?

在寫操作過程中，存儲器件14通常響應從存儲器控制器6的微處理器10接收的刷新命令，僅刷新存儲在數據寄存器26中的寫入數據到存儲器陣列24中的頁中。例如，典型閃存的寫序列是發出30h命令，然后是在存儲器陣列24中存儲數據的地址，然后是10h命令，其指示控制器22將存儲在數據寄存器26中的寫入數據轉移到存儲器陣列24中的目標頁。該做法允許存儲器控制器在傳輸刷新命令之前一次傳輸存儲器的部分頁。例如，如果非易失性半導體存儲器2實現固態驅動器(SSD)，那么SSD的每個數據扇區可小于存儲器陣列24的頁尺寸(如512字節扇區尺寸和2k字節頁尺寸)。存儲器控制器6可在“單扇區”寫操作過程中一次傳輸數據扇區到存儲器件14，且在傳輸足夠數據扇區填充頁后，傳輸刷新命令(如10h)以將寫入數據從數據寄存器26刷新到存儲器陣列24中的目標頁。然而，如果電源故障發生在執行大量單扇區寫操作之后但在發出刷新命令之前，則緩存在數據寄存器26中的寫入數據可能丟失。?

發明內容

附圖說明

圖1示出現有技術非易失性半導體存儲器，其包括存儲器件、執行從主機接收的存取命令的微處理器和與存儲器件接口的接口電路。?

圖2A示出根據本發明實施例的非易失性半導體存儲器，其包括獨立于微處理器傳輸刷新命令到存儲器件的電源故障電路。?

圖2B示出本發明的實施例，其中電源故障電路與接口電路集成。?

圖3示出根據本發明實施例的非易失性半導體存儲器，其中電源故障電路傳輸刷新命令到多個存儲器件。?

圖4示出根據本發明實施例的流程圖，其中刷新命令響應電源故障條件而被傳輸到每個存儲器件。?

圖5示出根據本發明實施例的非易失性半導體存儲器，其中刷新?的數據寄存器包括緩存寄存器。?

圖6示出根據本發明實施例的非易失性半導體存儲器，其中副電源在電源故障刷新操作中給電源故障電路，接口電路和存儲器件供電。?

圖7A示出根據本發明實施例的接口電路，其中電源故障電路以刷新命令重寫寄存器文件中的寄存器。?

圖7B示出根據本發明實施例的接口電路，其中當檢測到電源故障條件時，包括刷新命令的寄存器復用到狀態機中。?

具體實施方式