[發明專利]電路圖重新布線方法

有效

• 申請號: 201010532044.0
• 申請日: 2010-10-27
• 公開（公告）號: CN102456088A
• 公開（公告）日: 2012-05-16
• 發明（設計）人: 謝祥毅
• 申請（專利權）人: 英業達股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 陳紅

技術領域

本發明是有關于一種布線方法，且特別是有關于一種電路圖重新布線方法。

背景技術

人們為了簡化電子機器的制作，減少電子零件間的配線，降低制作成本等優點，于是開始鉆研以印刷的方式取代配線的方法，因而產生印刷電路板(Printed?Circuit?Board，PCB)，或稱為印刷線路板(Printed?Wire?Board，PWB)。印刷電路板是重要的電子部件，用以提供電子元器件的線路連接。其中，傳統的電路板采用印刷蝕刻阻劑的工法，做出電路的線路及圖面，因此被稱為印刷電路板或印刷線路板。由于電子產品不斷微小化跟精細化，目前大多數的電路板都是采用貼附蝕刻阻劑(壓膜或涂布)，經過曝光顯影后，再以蝕刻做出電路板。

參照圖1，其是一傳統印刷電路板100的示意圖。在高倍率觀察傳統印刷電路板100的一基板110時，基板110具有多條經線111及多條緯線112，而形成如編織纖維般的凹凸面。因此，若將成對信號線120以及130以平行于緯線112的走向布線于基板110上(如圖1所示)，將使得成對信號線120以及130在傳送成對信號時受凹凸面的影響，而具有不同的延遲時間。此外，在其它例子中，若將成對信號線120以及130以平行于經線111的走向布線于基板110上時，亦將使得成對信號線120以及130在傳送成對信號時，具有不同的延遲時間。在現今信號速度越來越快的情形下，成對信號延遲時間不同容易造成信號傳輸錯誤。

發明內容

因此，本發明的一目的是在提供一種電路圖重新布線方法，用以使用多對十度線，替換平行于電路板的經線或緯線的成對信號線段。電路圖重新布線方法包含以下步驟：自一已布線電路圖取得至少一對成對信號線。其中，已布線電路圖是用以布設于一印刷電路板的一基板上，基板具有數條經線以及數條緯線。成對信號線包含互相平行的兩信號線。成對信號線包含數對成對線段。判斷成對線段中是否有至少一對并行線段平行于經線或緯線。在有至少一對并行線段時，將已布線電路圖上的至少一對并行線段替換為數對十度線。其中，十度線與經線或緯線夾十度角。

依據本發明一實施例，十度線包含至少一對正十度線以及至少一對負十度線。其中，在至少一對并行線段是平行于經線時，正十度是至少一對正十度線相對于經線的夾角，負十度是至少一對負十度線相對于經線的夾角。在至少一對并行線段是平行于緯線時，正十度是至少一對正十度線相對于緯線的夾角，負十度是至少一對負十度線相對于緯線的夾角。至少一對正十度線的一端可與至少一對負十度線的一端相連。

此外，將已布線電路圖上的至少一對并行線段替換為十度線可包含以下步驟：取得與至少一對并行線段相連的一對相連線段。計算相連線段與正十度線之間的一第一夾角。計算相連線段與負十度線之間的一第二夾角。若第一夾角大于第二夾角，使至少一對正十度線的其中之一與相連線段相連。若第一夾角不大于第二夾角時，使至少一對負十度線的其中之一與相連線段相連。

依據本發明另一實施例，電路圖重新布線方法還包含以下步驟：在將已布線電路圖上的至少一對并行線段替換為十度線前，判斷至少一對并行線段的長度是否大于一替換長度門檻。在至少一對并行線段的長度大于替換長度門檻時，將已布線電路圖上的至少一對并行線段替換為十度線。在至少一對并行線段的長度不大于替換長度門檻時，取得成對信號線上與至少一對并行線段相連的一對相連線段，并將至少一對并行線段與對相連線段修飾平滑。

依據本發明又一實施例，各對十度線的長度相同，且在至少一對并行線段為多個時，電路圖重新布線方法還包含：使并行線段以同一經線或緯線作為起點，替換為十度線。

依據本發明又一實施例，電路圖重新布線方法還包含將替換后的已布線電路圖布線于基板上。

由上述本發明實施方式可知，應用本發明具有下列優點?？赏ㄟ^將印刷電路板上的并行線段替換為十度線，避免成對信號線上的成對信號所需的傳輸時間不同。尤其，在成對信號線傳輸高速信號時，應用本發明可進一步避免成對信號所需的傳輸時間不同，所造成的信號傳輸錯誤。此外，在并行線段長度較短時，可通過將并行線段與其相連的線段進行平滑處理，而將其移除。另外，可將多對并行線段同樣平行于基板的經線或緯線的紋路，同時替換為十度線，并避免替換后的十度線相交而影響信號傳輸。

附圖說明

為讓本發明的上述和其它目的、特征、優點與實施例能更明顯易懂，所附附圖的說明如下：

圖1是一傳統印刷電路板100的示意圖；

圖2是依照本發明一實施方式的一種電路圖重新布線方法的流程圖；