[發明專利]一種掉電記憶電路

無效

• 申請號: 201010530738.0
• 申請日: 2010-11-03
• 公開（公告）號: CN101968753A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 胡國良;魏王江
• 申請（專利權）人: 蘇州合欣美電子科技有限公司
• 主分類號: G06F11/00
• 分類號: G06F11/00
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 樓高潮

1.一種掉電記憶電路，包括一檢測芯片IC1，所述檢測芯片IC1包括輸入輸出端i/o1、i/o2、i/o3、i/o4以及復位端REST，所述輸入輸出端i/o4連接三極管Q1的集電極，所述三極管Q1的基極通過一電阻R1接檢測電源V，所述三極管Q1與電阻R1的連接端還通過一電阻R2接地，所述三極管Q1的發射極連接在所述電阻R2的接地端，所述三極管Q1的基極與發射極之間跨接一電容C1，其特征在于：所述輸入輸出端i/o1、i/o2及i/o3分別連接在一存儲芯片IC2的第八引腳(8)、第五引腳(5)和第六引腳(6)上，所述存儲芯片IC2的第一引腳(1)、第二引腳(2)、第三引腳(3)、第四引腳(4)和第七引腳(7)相互連接后接地。

2.根據權利要求1所述的掉電記憶電路，其特征在于：所述復位端REST通過一電阻R3連接在所述輸入輸出端i/o1上，所述復位端REST與所述電阻R3連接端還通過一二極管D1連接在所述輸入輸出端i/o1上，所述復位端REST與所述電阻R3連接端還連接有一電容C2，所述電容C2連接一極性電容C3，所述極性電容C3連接在所述所述輸入輸出端i/o1上，所述電容C2與極性電容C3連接端接地。

3.根據權利要求1所述的掉電記憶電路，其特征在于：所述輸入輸出端i/o1與輸入輸出端i/o2之間跨接電阻R5。

4.根據權利要求1所述的掉電記憶電路，其特征在于：所述輸入輸出端i/o1與輸入輸出端i/o3之間跨接電阻R4。