[發(fā)明專利]使用串行協(xié)議的存儲器及對應的尋址方法

有效

• 申請?zhí)枺?/td>: 201010526227.1
• 申請日: 2010-10-13
• 公開（公告）號: CN102044296A
• 公開（公告）日: 2011-05-04
• 發(fā)明（設計）人: 弗朗索瓦·塔耶特
• 申請（專利權）人: ST微電子(魯塞)有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G06F12/06
• 代理公司: 北京德琦知識產(chǎn)權代理有限公司 11018
• 代理人: 康泉;宋志強

1.一種存儲器，包括：

物理存儲板，包括沿第一方向延伸的m條第一物理線和沿第二方向延伸的n條第二物理線；

接收裝置，用于接收指示矩陣邏輯存儲板的第一邏輯線和第二邏輯線的邏輯地址，所述矩陣邏輯存儲板具有沿所述第一方向延伸的2^p條第一邏輯線和沿所述第二方向延伸的2^q條第二邏輯線，其中m和n各自不同于2的冪，m是2^k的倍數(shù)，k小于或等于p，并且m與n的乘積等于2^p+q之上的最近整數(shù)；以及

用于對所述物理存儲器板進行尋址的裝置，被配置為基于所接收的所述邏輯地址的內容和所接收的該邏輯地址的一部分內容由m/2^k除的歐幾里得除法的余數(shù)來對第一物理線和僅第二物理線的一部分進行尋址。

2.根據(jù)權利要求1所述的存儲器，其中：

所接收的邏輯地址包括與所述第一邏輯線相關聯(lián)的第一域和與所述第二邏輯線相關聯(lián)的第二域；并且

所述尋址裝置包括第一譯碼裝置、第一選擇裝置和第二譯碼裝置，所述第一譯碼裝置包括被配置為執(zhí)行所述第二域的內容被m/2^k除的歐幾里得除法的計算裝置，所述第一選擇裝置被配置為基于所述第一域的內容和所述歐幾里得除法的所述余數(shù)來選擇所述第一物理線，并且所述第二譯碼裝置被配置為基于所述第二域的內容對所述第二物理線的所述部分進行尋址。

3.根據(jù)權利要求2所述的存儲器，其中所述存儲器采用串行協(xié)議，并且其中所述計算裝置被配置為聯(lián)機執(zhí)行所述歐幾里得除法。

4.根據(jù)權利要求3所述的存儲器，其中所述計算裝置包括余數(shù)寄存器和邏輯電路，所述余數(shù)寄存器旨在順序接收所述第二域的位，首先接收高階位，所述邏輯電路回送到所述余數(shù)寄存器，并且被配置為向所述余數(shù)寄存器順序傳送由所述余數(shù)寄存器中鏈接在從所述第二域接收的當前位右邊的內容所形成的被除數(shù)被m/2^k除的歐幾里得除法的余數(shù)的二進制值。

5.根據(jù)權利要求4所述的存儲器，其中所述余數(shù)寄存器具有nb+1級，其中nb指示與所述歐幾里得除法的余數(shù)的最大二進制值兼容的數(shù)目，并且所述邏輯電路具有連接至所述寄存器的nb+1級的nb+1個輸入端和連接至所述余數(shù)寄存器的前nb級的nb個輸出端。

6.根據(jù)權利要求4所述的存儲器，其中所述接收裝置包括被配置為存儲所述第一域的內容的第一地址寄存器和被配置為存儲所述第二域的內容的第二地址寄存器，所述第一地址寄存器具有連接至所述第二地址寄存器的增量輸入端的進位輸出端。

7.根據(jù)權利要求6所述的存儲器，其中所述余數(shù)寄存器包括增量輸入端，所述第二地址寄存器包括進位輸出端，并且所述第一譯碼裝置包括控制裝置，所述控制裝置具有被配置為接收順序讀取的控制信號的控制輸入端、連接至所述第一地址寄存器的進位輸出端的第一輸入端、連接至所述第二地址寄存器的進位輸出端的第二輸入端、以及連接至所述余數(shù)寄存器的增量輸入端并進一步被配置為傳送增量控制信號的控制輸出端，所述增量控制信號的邏輯值由順序讀取的控制信號的值以及出現(xiàn)在所述第一輸入端和所述第二輸入端處的信號的值來調節(jié)。

8.根據(jù)權利要求4所述的存儲器，其中所述余數(shù)寄存器包括增量輸入端和管理裝置，所述增量輸入端被配置為接收增量控制信號，所述管理裝置被配置為授權所述余數(shù)寄存器的內容的值在零二進制值和與m/2^k-1對應的二進制值之間進行順序且循環(huán)增量。

9.根據(jù)權利要求2所述的存儲器，其中所述第二譯碼裝置包括能夠對所有的第二邏輯線進行譯碼的多個第二譯碼器，每個第二譯碼器被配置為僅對所述第二邏輯線中的特定第二邏輯線進行譯碼，并且被分配給所接收的邏輯地址中第二域的內容所指示的第二邏輯線的每個第二譯碼器，被配置為訪問僅第二物理線的一部分。

10.根據(jù)權利要求9所述的存儲器，包括僅兩個第二譯碼器。