[發明專利]準循環低密度奇偶校驗碼譯碼器及譯碼方法

無效

• 申請號: 201010523506.2
• 申請日: 2010-10-27
• 公開（公告）號: CN102005250A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 莫海鋒;朱從義;賈宗銘;張耀輝
• 申請（專利權）人: 記憶科技(深圳)有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 黃韌敏

1.一種準循環低密度奇偶校驗碼譯碼器，其特征在于，所述譯碼器包括：

校驗節點處理模塊，用于迭代信息的傳遞和更新，對待譯碼數據的校驗節點進行計算和更新；

變量節點處理模塊，用于對所述待譯碼數據的變量節點進行計算和更新；

判決模塊，用于根據所述變量節點處理模塊的計算結果進行譯碼判決；

伴隨式處理模塊，用于計算所述待譯碼數據的伴隨式，并判斷所述伴隨式是否為0，若是則控制輸出譯碼結果并終止伴隨式計算及節點更新，若否則進行下一次迭代。

2.根據權利要求1所述的譯碼器，其特征在于，所述譯碼器還包括初始化模塊，用于對所述待譯碼數據進行初始化以及設定最大迭代譯碼次數。

3.根據權利要求2所述的譯碼器，其特征在于，所述譯碼器還包括迭代次數判斷模塊，用于判斷譯碼迭代次數是否達到所述最大迭代譯碼次數，若達到所述最大迭代譯碼次數，則終止譯碼。

4.根據權利要求1所述的譯碼器，其特征在于，所述伴隨式計算通過順序電路結構或者并行電路結構實現，所述并行電路結構包括多個并行設置的順序電路結構。

5.根據權利要求4所述的譯碼器，其特征在于，所述順序電路結構包括：

第一寄存器組，用于存儲校驗矩陣位；

第二寄存器組，用于緩存伴隨式計算中間結果；

運算單元，用于對所述待譯碼數據和校驗矩陣位按位進行“與”運算，得到的結果與所述第二寄存器組緩存的伴隨式計算中間結果按位進行“異或”運算，并將“異或”運算結果緩存到所述第二寄存器組，并對所述第一寄存器組中存儲的校驗矩陣位進行移位。

6.一種準循環低密度奇偶校驗碼譯方法，其特征在于，所述譯碼方法包括：

校驗節點處理步驟，進行迭代信息的傳遞和更新，對所述待譯碼數據的校驗節點進行計算和更新；

變量節點處理步驟，對所述待譯碼數據的變量節點進行計算和更新；

譯碼判決步驟，根據變量節點計算結果進行譯碼判決；

伴隨式處理步驟，計算所述待譯碼數據的伴隨式，并判斷所述伴隨式是否為0，若是則控制輸出譯碼結果并終止伴隨式計算及節點更新，若否則進行下一次迭代。

7.根據權利要求6所述的譯碼方法，其特征在于，所述校驗節點處理步驟之前還包括：對所述待譯碼數據進行初始化以及設定最大迭代譯碼次數。

8.根據權利要求7所述的譯碼方法，其特征在于，所述譯碼方法還包括迭代次數判斷步驟：判斷譯碼迭代次數是否達到所述最大迭代譯碼次數，若達到所述最大迭代譯碼次數，則終止譯碼。

9.根據權利要求6所述的譯碼方法，其特征在于，所述伴隨式計算通過順序電路結構或者并行電路結構實現，所述并行電路結構包括多個并行設置的順序電路結構。

10.根據權利要求8所述的譯碼方法，其特征在于，所述順序電路結構包括：

第一寄存器組，用于存儲校驗矩陣位；

第二寄存器組，用于緩存伴隨式計算中間結果；

運算單元，用于對待譯碼數據和校驗矩陣位按位進行“與”運算，得到的結果與所述第二寄存器組緩存的伴隨式計算中間結果按位進行“異或”運算，并將“異或”運算結果緩存到所述第二寄存器組，并對所述第一寄存器組中存儲的校驗矩陣位進行移位。