[發(fā)明專利]制造集成電路裝置的方法

有效

• 申請?zhí)枺?/td>: 201010522906.1
• 申請日: 2010-10-20
• 公開（公告）號: CN102290374A
• 公開（公告）日: 2011-12-21
• 發(fā)明（設計）人: 蔡明桓;鄭振輝;歐陽暉;邱遠鴻;陳燕銘
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/336;H01L21/265;H01L21/20
• 代理公司: 北京律誠同業(yè)知識產(chǎn)權(quán)代理有限公司 11006
• 代理人: 陳紅

技術領域

本發(fā)明一般是有關于一種集成電路(IC)裝置以及制造集成電路裝置的方法，且特別是有關于一種具有受到改善的控制的表面接近量(Surface?Proximity)與頂端深度(Tip?Depth)的IC裝置及其制造方法。

背景技術

半導體IC工業(yè)已歷經(jīng)快速成長的階段。在IC發(fā)展的過程中，當幾何尺寸[亦即使用制造程序所能產(chǎn)生的最小組件(或線)]已經(jīng)縮小時，功能密度(亦即每一芯片范圍中內(nèi)連接裝置的數(shù)量)已經(jīng)普遍地增加。通過增加制造效率及降低相關的成本，此一尺度降低的程序普遍地提供許多優(yōu)點。上述的尺度降低亦已增加加工與制造IC的復雜度，且為了實現(xiàn)上述的優(yōu)點，在IC制造上類似的發(fā)展是必須的。例如，當半導體裝置[例如金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor?Field-Effect?Transistors；MOSFETs)]的尺度透過各種技術節(jié)點而降低時，應變型(Strained)源極/漏極(S/D)特征[例如壓力源區(qū)域(Stressor?Regions)]已使用磊晶[Epitaxial(Epi)]半導體材料來強化載子(Carrier)的移動率，并改善裝置的性能。形成具有壓力源區(qū)域的MOSFET是經(jīng)常實施磊晶成長(Epitaxially?Grown)硅(Si)以形成抬升的n型裝置的源極與漏極特征，且經(jīng)常實施磊晶成長硅化鍺(SiGe)以形成抬升的p型裝置的源極與漏極特征。與上述源極與漏極特征的形狀、配置以及材料有關的各種技術已被實施，以嘗試并更進一步地改善晶體管裝置的性能。雖然，現(xiàn)有的方法一般已經(jīng)適合于其所欲的目的，然而其尚無法完全滿足各方面的要求。

發(fā)明內(nèi)容

本發(fā)明的目的是在提供一種制造集成電路裝置的方法，此方法可在IC裝置的表面接近量以及頂端深度上提供受到改善的控制。

本發(fā)明提供許多不同的實施例。本發(fā)明的一實施例的其中一較廣的型式包含一方法。此方法包含提供半導體基材；形成柵極結(jié)構(gòu)于上述半導體基材之上；以第一摻質(zhì)于上述半導體基材之上執(zhí)行第一植入工藝，進而在半導體基材中形成輕摻雜源極與漏極(Lightly?Doped?Source?and?Drain；LDD)區(qū)，其中柵極結(jié)構(gòu)插入于LDD區(qū)中；以第二摻質(zhì)(第二摻質(zhì)是相對于第一摻質(zhì))于上述半導體基材之上執(zhí)行第二植入工藝，進而在半導體基材中形成摻雜區(qū)，其中柵極結(jié)構(gòu)是插入于上述摻雜區(qū)中；形成柵極結(jié)構(gòu)的間隙壁(Spacers)；以及在上述柵極結(jié)構(gòu)的二側(cè)形成源極與漏極特征。

本發(fā)明的一實施例的其中另一較廣的型式包含一方法。此方法包含提供具有第一及第二區(qū)域的半導體基材；分別在半導體基材上的第一及第二區(qū)域的內(nèi)形成第一及第二柵極結(jié)構(gòu)；分別在第一及第二區(qū)域中形成第一及第二LDD區(qū)；形成介電層于半導體基材之上，其中包含位在第二柵極結(jié)構(gòu)之上；在半導體基材第二區(qū)域內(nèi)的第二柵極結(jié)構(gòu)的二側(cè)形成摻雜區(qū)；形成第一及第二柵極結(jié)構(gòu)的間隙壁；在半導體基材中的第一柵極結(jié)構(gòu)的二側(cè)形成第一凹陷部(Recess)；磊晶成長第一半導體材料以填充第一凹陷部；在半導體基材中的第二柵極結(jié)構(gòu)的二側(cè)形成第二凹陷部；以及磊晶成長第二半導體材料以填充第二凹陷部，其中第二半導體材料不同于第一半導體材料。

根據(jù)本發(fā)明的又一較廣的型式提供一方法。此方法包含提供具有第一及第二區(qū)域的半導體基材；分別在半導體基材上的第一及第二區(qū)域之內(nèi)形成第一及第二柵極結(jié)構(gòu)；分別第一及第二區(qū)域中形成第一及第二LDD區(qū)；在第一及第二柵極結(jié)構(gòu)的側(cè)壁上形成偏移間隙壁(Offset?Spacers)；在半導體基材第二區(qū)域內(nèi)的第二柵極結(jié)構(gòu)的二側(cè)形成摻雜區(qū)；在半導體基材中的第一柵極結(jié)構(gòu)的二側(cè)形成第一凹陷部；磊晶成長第一半導體材料以填充第一凹陷部；形成第一及第二柵極結(jié)構(gòu)的主要間隙壁；在半導體基材中的第二柵極結(jié)構(gòu)的二側(cè)形成第二凹陷部；以及磊晶成長第二半導體材料以填充第二凹陷部，其中第二半導體材料不同于第一半導體材料。

本發(fā)明的優(yōu)點在于，透過額外的植入以在裝置的源極區(qū)與漏極區(qū)之中形成摻雜區(qū)，其中摻雜區(qū)的摻質(zhì)型態(tài)是相對于先前用來形成LDD區(qū)的摻質(zhì)型態(tài)，借此強化基材的蝕刻選擇性。此外，本發(fā)明的方法可產(chǎn)生受到改善的裝置性能，例如：在短通道效應中受到改善的控制、增加的飽和電流、冶金(Metallurgical)柵極長度中受到改善的控制、增加的載子移動率、以及介于S/D特征與硅化物特征之間的降低的接觸電阻。故本發(fā)明可提升IC裝置的性能，并增加IC裝置產(chǎn)品的競爭性。

附圖說明