[發明專利]一種高介電常數介質-金屬柵極的制造方法有效
| 申請號: | 201010518621.0 | 申請日: | 2010-10-25 |
| 公開(公告)號: | CN102456558A | 公開(公告)日: | 2012-05-16 |
| 發明(設計)人: | 劉金華;吳漢明 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 北京德琦知識產權代理有限公司 11018 | 代理人: | 牛崢;王麗琴 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 介電常數 介質 金屬 柵極 制造 方法 | ||
技術領域
本發明涉及半導體集成電路執照技術領域,特別涉及一種高介電常數介質-金屬柵極的制造方法。
背景技術
高介電常數(k)介質-金屬柵極主要應用于小尺寸互補金屬氧化物半導體(CMOS)的制造工藝中。目前常見的高介電常數介質-金屬柵極的制造方法主要包括柵極在后(Gate-last)工藝以及柵極在前(Gate-first)工藝。Gate-last工藝的特點是在對硅片進行漏/源區離子注入操作以及隨后的高溫退火工藝步驟完成之后再形成金屬柵極;與此相對的Gate-first工藝則是在對硅片進行漏/源區離子注入操作以及隨后的退火工步完成之前便生成金屬柵極。
現有技術中的Gate-last工藝簡述如下:
在硅基底的上表面,依次淀積柵極氧化物層和多晶硅層;對所述多晶硅層進行選擇性蝕刻,形成多晶硅柵極;在多晶硅柵極兩側的硅基底上進行低濃度離子注入(LDD?IMP)形成硅襯底;在多晶硅柵極兩側構造由氮化硅構成的側墻;對多晶硅柵極兩側的硅襯底上分別進行源極和漏極離子注入,形成源極和漏極;
在所述多晶硅柵極的頂面以及源極和漏極的表面形成金屬硅化物;在硅片表面淀積氧化硅,形成層間介質(ILD,Inter?Layer?Dielectric)層,該層間介質層的厚度要足夠厚,完全覆蓋多晶硅柵極頂部的金屬硅化物后,層間介質層的上表面基本為水平面;
對硅片進行第一次化學機械研磨(CMP),以去除多余的層間介質,直到多晶硅柵極頂面上的金屬硅化物露出硅片表面則停止第一次CMP;移除多晶硅柵極頂面上的金屬硅化物和多晶硅柵極,在多晶硅柵極原有位置形成溝槽結構;
在層間介質層表面、所述溝槽結構的側壁和底部表面淀積高k介質層;高k介質層的厚度較小,其中沿著溝槽結構的表面分布的高k介質形成U字型結構;
在高k介質層的表面淀積金屬層,并在該金屬層上表面淀積多晶硅層;
對硅片進行第二次CMP,去除多余的金屬層以及多晶硅層,使得層間介質層露出硅片表面則停止第二次CMP。
圖1所示為現有技術中采用Gate-last工藝制造的CMOS器件截面示意圖。其中,高k介質101的截面為U字型,因此高k介質101在底部以及兩側環繞著內側的金屬柵極102,而高k介質的外側則是側墻103。這樣,金屬柵極102、側墻103以及夾在金屬柵極102和側墻103之間的高k介質101組成的結構實際上等效于一個電容值很高的電容104,將該電容104稱為寄生電容。該寄生電容對于源極105和漏極106之間的電流會造成較強的阻抗效應,使得該器件的性能變差。
發明內容
本發明提供了一種高介電常數介質-金屬柵極的制造方法,可以有效減少寄生電容的大小,提高CMOS器件的性能。
本發明實施例提出的一種高介電常數介質-金屬柵極的制造方法,包括如下步驟:
A、構造一硅片;所述硅片包括一硅基底、硅基底表面的多晶硅柵極、多晶硅柵極兩側的氮化硅側墻、多晶硅柵極兩側的硅基底上形成的源極和漏極、所述多晶硅柵極的頂面以及源極和漏極的表面覆蓋的金屬硅化物、源極和漏極的表面的金屬硅化物的表面覆蓋的層間介質層;所述層間介質層的表面與多晶硅柵極的頂面覆蓋的金屬硅化物的表面位于同一水平面;
B、移除多晶硅柵極及其頂面上的金屬硅化物,在多晶硅柵極原有位置形成溝槽結構,在溝槽結構兩側的層間介質的上表面以及所述溝槽結構的底部和側壁表面淀積高k介質層;
C、在高k介質層的上表面淀積底部抗反射涂層,底部抗反射涂層完全填充所述溝槽結構;
D、對硅片進行垂直方向的干蝕刻,除去位于層間介質上表面的高k介質,以及除去沿著所述溝槽結構側壁分布的高k介質和底部抗反射涂層,保留溝槽底部水平分布的高k介質;
E、在所述層間介質的上表面、溝槽結構的側壁以及溝槽底部的高k介質的上表面淀積金屬層。
較佳地,所述層間介質為氧化硅層。
較佳地,所述步驟A包括:
在硅基底的上表面,依次淀積柵極氧化物層和多晶硅層;對所述多晶硅層進行選擇性蝕刻,形成多晶硅柵極;在多晶硅柵極兩側的硅基底上進行低濃度離子注入形成硅襯底;在多晶硅柵極兩側構造由氮化硅構成的側墻;對多晶硅柵極兩側的硅襯底上分別進行源極和漏極離子注入,形成源極和漏極;
在所述多晶硅柵極的頂面以及源極和漏極的表面形成金屬硅化物;在硅片表面淀積氧化硅形成層間介質層;對硅片進行第一次化學機械研磨CMP,當多晶硅柵極頂面上的金屬硅化物露出硅片則停止第一次CMP。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010518621.0/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





