[發明專利]一種多頻多模無線收發器的自動頻率校準信道選擇濾波器

無效

• 申請號: 201010513535.0
• 申請日: 2010-10-21
• 公開（公告）號: CN102006095A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 謝淼;任旭;馬聰;黃飛;朱彤;張潤曦;賴宗聲
• 申請（專利權）人: 華東師范大學
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 上海藍迪專利事務所 31215
• 代理人: 徐筱梅;張翔

1.一種多頻多模無線收發器的自動頻率校準信道選擇濾波器，其特征在于該濾波器包括全差分運算放大器(A)、開關電阻陣列(B1，B2，B3)、譯碼器(C)，自動頻率校準電路(D)、開關電容陣列(E1，E2)和電容(F)，其中：第一開關電阻陣列(B1)的第一輸出端、第二開關電阻陣列(B2)的第一輸入端、第一開關電容陣列(E1)的輸入端與第三開關電阻陣列(B3)的第一輸入端連接在一起；第一開關電阻陣列(B1)的第二輸出端、第二開關電阻陣列(B2)的第二輸入端、第二開關電容陣列(E2)的輸入端與第三開關電阻陣列(B3)的第二輸入端連接在一起；第二開關電阻陣列(B2)的第一輸出端、電容(F)的一端與全差分運算放大器(A)的第一差分輸入端相連；第二開關電阻陣列(B2)的第二輸出端、電容(F)的另一端與全差分運算放大器(A)的第二差分輸入端相連；第一開關電容陣列(E1)的輸出端、第三開關電阻陣列(B3)的第一輸出端與全差分運算放大器(A)的第一差分輸出端連接；第二開關電容陣列(E2)的輸出端、第三開關電阻陣列(B3)的第二輸出端與全差分運算放大器(A)的第二差分輸出端連接；三個開關電阻陣列(B1，B2，B3)有八個開關控制位、分別對應連接譯碼器(C)的八個輸出端；兩個開關電容陣列(E1，E2)有五個開關控制位、分別對應連接自動頻率校正電路(D)的五個數字信號輸出端；

所述全差分運算放大器(A)是一個兩級密勒補償運算放大器，第一級為折疊式共源共柵放大器，第二級為共源放大器，有兩個差分輸入端，兩個差分輸出端以及七個偏置電壓端，依次是第一差分輸入端(IN1)，第二差分輸入端(IN2)，第一差分輸出端(OUT1)，第二差分輸入端(OUT2)，第一偏置電壓端(VB1)，第二偏置電壓端(VB2)，第三偏置電壓端(VB3)，第四偏置電壓端(VB4)，第五偏置電壓端(VB5)，第六偏置電壓端(VB6)，共模參考電壓端(VCMFB)，該放大器包括第一輸入NMOS管(M1)，第二輸入NMOS管(M2)，第一尾電流NMOS管(M3)，第二尾電流PMOS管(M4)，第三尾電流PMOS管(M5)，第一負載PMOS管(M6)，第二負載PMOS管(M7)，第三負載NMOS管(M8)，第四負載NMOS管(M9)，第四尾電流NMOS管(M10)，第五尾電流NMOS管(M11)，第六尾電流PMOS管(M12)，第七尾電流PMOS管(M13)，第三輸入NMOS管(M14)，第四輸入管NMOS(M15)，第八尾電流PMOS管(M16)，第九尾電流PMOS管(M17)，第一共模反饋輸入PMOS管(M18)，第二共模反饋輸入PMOS管(M19)，第三共模反饋輸入PMOS管(M20)，第四共模反饋輸入PMOS管(M21)，第一共模反饋NMOS管(M22)，第二共模反饋NMOS管(M23)，第三共模反饋NMOS管(M24)，第四共模反饋NMOS管(M25)，第一密勒補償電容(C1)，第二密勒補償電容(C2)，第一調零電阻(R1)，第二調零電阻(R2)，器件之間的連接點分別為第一交點(P1)，第二交點(P2)，第三交點(P3)，第四交點(P4)，第五交點(P5)，第六交點(P6)，第七交點(P7)，第八交點(P8)，第九交點(P9)，第十交點(P10)，第十一交點(P11)，第十二交點(P12)，第十三交點(P13)，第十四交點(P14)；第一輸入NMOS管(M1)源極、第二輸入NMOS管(M2)源極、第一尾電流NMOS管(M3)漏極與第一交點(P1)相連，第一輸入NMOS管(M1)的柵級和第一差分輸入端(IN1)連接；第二輸入NMOS管(M2)的柵極與第二差分輸入端(IN2)連接；第一尾電流NMOS管(M3)柵極連第一偏置電壓端(VB1)，第二尾電流PMOS管(M4)的漏極、第一負載PMOS管(M6)的源極與第二交點(P2)相連；第三尾電流PMOS管(M5)的漏極、第二負載PMOS管(M7)的源極與第三交點(P3)相連；第二尾電流PMOS管(M4)的柵極、第三尾電流PMOS管(M5)的柵極與第二偏置電壓端(VB2)相連；第一負載PMOS管(M6)的柵極、第二負載PMOS管(M7)的柵極、第六尾電流PMOS管(M12)的柵極、第七尾電流PMOS管(M13)的柵極與第三偏置電壓端(VB3)相連；第一負載PMOS管(M6)的漏極、第三負載NMOS管(M8)的漏極、第三輸入NMOS管(M14)的柵極與第四交點(P4)相連；第二負載PMOS管(M7)的漏極、第四負載NMOS管(M9)的漏極、第四輸入NMOS管(M15)的柵極與第五交點(P5)相連；第三負載NMOS管(M8)的柵極、第四負載NMOS管(M9)的柵極與第四偏置電壓端(VB4)相連；第三負載NMOS管(M8)的源極、第四尾電流NMOS管(M10)的漏極、第三共模反饋NMOS管(M24)的漏極與第六交點(P6)相連；第四負載NMOS管(M9)的源極、第五尾電流NMOS管(M11)的漏極、第四共模反饋NMOS管(M25)的漏極與第七交點(P7)相連；第四尾電流NMOS管(M10)的柵極、第五尾電流NMOS管(M11)的柵極與第五偏置電壓端(VB5)相連；第六尾電流PMOS管(M12)的漏極、第三輸入NMOS管(M14)的漏極、第一共模反饋輸入PMOS管(M18)的柵極、第一差分輸出端(OUT1)與第八交點(P8)相連；第七尾電流PMOS管(M13)的漏極、第四輸入NMOS管(M15)的漏極、第四共模反饋輸入PMOS管(M21)的柵極、第二差分輸出端(OUT2)與第九交點(P9)相連；第八尾電流PMOS管(M16)的柵極、第九尾電流PMOS管(M17)的柵極與第六偏置電壓端(VB6)相連；第八尾電流PMOS管(M16)的漏極、第一共模反饋輸入PMOS管(M18)的源極、第二共模反饋輸入PMOS管(M19)的源極與第十交點(P10)相連；第九尾電流PMOS管(M17)的漏極、第三共模反饋輸入PMOS管(M20)的源極、第四共模反饋輸入PMOS管(M21)的源極與第十一交點(P11)相連；第二共模反饋輸入PMOS管(M19)的柵極、第三共模反饋輸入PMOS管(M20)的柵極與共模參考電壓端(VCMFB)相連；第一共模反饋NMOS管(M22)的柵極和漏級、第三共模反饋NMOS管(M24)的柵極、第一共模反饋輸入PMOS管(M18)的漏極、第四共模反饋輸入PMOS管(M21)的漏極與第十二交點(P12)相連；第二共模反饋NMOS管(M23)的柵極和漏極、第二共模反饋輸入PMOS管(M19)的漏極、第三共模反饋輸入PMOS管(M20)的漏極與第十三交點(P13)相連；第二尾電流PMOS管(M4)的源極、第三尾電流PMOS管(M5)的源極、第六尾電流PMOS管(M12)的源極、第七尾電流PMOS管(M13)的源極、第八尾電流PMOS管(M16)的源極、第九尾電流PMOS管(M17)的源極與電源(VDD)相連；第一尾電流NMOS管(M3)的源極、第四尾電流NMOS管(M10)的源極、第五尾電流NMOS管(M11)的源極、第三共模反饋NMOS管(M24)的源極、四共模反饋NMOS管(M25)的源極、第三輸入NMOS管(M14)的源極、第四輸入NMOS管(M15)的源極、第一共模反饋NMOS管(M22)的源極、第二共模反饋NMOS管(M23)的源極與地相連；第一密勒補償電容(C1)與第一調零電阻(R1)串聯后接在第四交點(P4)與第八交點(P8)之間，第二密勒補償電容(C2)與第二調零電阻(R2)串聯后接在第五交點(P5)與第九交點(P9)之間；

所述開關電阻陣列(B1，B2，B3)是含模擬開關的電阻網絡，每個電阻網絡各包含一個輸入端(IN)，一個輸出端(OUT)，八個電阻，八個NMOS開關和八個開關控制端，分別為第一電阻(R1)，第二電阻(R2)，第三電阻(R3)，第四電阻(R4)，第五電阻(R5)，第六電阻(R6)，第七電阻(R7)，第八電阻(R8)，第一開關管(M1)，第二開關管(M2)，第三開關管(M3)，第四開關管(M4)，第五開關管(M6)，第六開關管(M6)，第七開關管(M7)，第八開關管(M8)，第一開關控制端(CON1)，第二開關控制端(CON2)，第三開關控制端(CON3)，第四開關控制端(CON4)，第五開關控制端(CON5)，第六開關控制端(CON6)，第七開關控制端(CON7)，第八開關控制端(CON8)，其中：第一開關管(M1)的源極，第二開關管(M2)的源極，第三開關管(M3)的源極，第四開關管(M4)的源極，第五開關管(M5)的源極，第六開關管(M6)的源極，第七開關管(M7)的源極，第八開關管(M8)的源極與輸入端(IN)相連，第一開關管(M1)的柵極與第一開關控制端(CON1)相連，第二開關管(M2)的柵極與第二開關控制端(CON2)相連，第三開關管(M3)的柵極與第三開關控制端(CON3)相連，第四開關管(M4)的柵極與第四開關控制端(CON4)相連，第五開關管(M5)的柵極與第五開關控制端(CON5)相連，第六開關管(M6)的柵極與第六開關控制端(CON6)相連，第七開關管(M7)的柵極與第七開關控制端(CON7)相連，第八開關管(M8)的柵極與第八開關控制端(CON8)相連，第一開關管(M1)的漏極與第一電阻(R1)的一端相連，第二開關管(M2)的漏極與第二電阻(R2)的一端相連，第三開關管(M3)的漏極與第三電阻(R3)的一端相連，第四開關管(M4)的漏極與第四電阻(R4)的一端相連，第五開關管(M5)的漏極與第五電阻(R5)的一端相連，第六開關管(M6)的漏極與第六電阻(R6)的一端相連，第七開關管(M7)的漏極與第七電阻(R7)的一端相連，第八開關管(M8)的漏極與第八電阻(R8)的一端相連，八個電阻的另一端與輸出端(OUT)相連；

所述譯碼器(C)是一個三-8譯碼電路，包含三個輸入端，八個輸出端，分別為第一輸入端(A1)，第二輸入端(A2)，第三輸入端(A3)，第一輸出端(D1)，第二輸出端(D2)，第三輸出端(D3)，第四輸出端(D4)，第五輸出端(D5)，第六輸出端(D6)，第七輸出端(D7)，第八輸出端(D8)；

自動頻率校準電路(D)用于檢測和補償RC時間常數漂移，由誤差放大器(Da)，比較器(Db)，開關電容陣列(Dc)，計數器(Dd)，第一電流鏡PMOS管(M1)，第二電流鏡PMOS管(M2)，第三電流鏡PMOS管(M3)，第四電流鏡PMOS管(M4)，第一開關NMOS管(M5)，第二開關NMOS管(M6)，第三開關NMOS管(M7)和參考電阻(De)組成并包含輸入參考電壓端(Vref)，三個鐘控信號輸入端(S1，S2，S3)，其中：誤差放大器(Da)包括正向輸入端(IN1)，負向輸入端(IN2)和輸出端(OUT6)；開關電容陣列(Dc)包括輸入端(IN5)，輸出端(OUT7)和五個開關控制端；比較器(Db)包括正向輸入端(IN3)，負向輸入端(IN4)和輸出端(OUT8)；計數器(Dd)包括數字信號輸入端(IN6)，時鐘信號輸入端(clk)，五個數字信號輸出端(OUT1，OUT2，OUT3，OUT4，OUT5)；具體連接方式：誤差放大器(Da)的正向輸入端(IN1)、第三電流鏡PMOS管(M3)的漏極與參考電阻(De)的一端相連；誤差放大器(Da)負向輸入端(IN2)、比較器(Db)的負向輸入端(IN4)與輸入參考電壓端(Vref)相連；誤差放大器(Da)的輸出端(OUT6)、第一電流鏡PMOS管(M1)的柵極與第二電流鏡PMOS管(M2)的柵極相連；第一電流鏡PMOS管(M1)的源極、第二電流鏡PMOS管(M2)的源極與電源(VDD)相連；第一電流鏡PMOS管(M1)的漏極與第三電流鏡PMOS管(M3)的源極相連；第二電流鏡PMOS管(M2)的漏極與第四電流鏡PMOS管(M4)的源極相連；第三電流鏡PMOS管(M3)的柵極、第四電流鏡PMOS管(M4)的柵極、參考電阻(De)的另一端與地相連；第四電流鏡PMOS管(M4)的漏極與第五電流鏡NMOS管(M5)的漏極相連；第一開關NMOS管(M5)的柵極與第一鐘控信號輸入端(S1)相連；第一開關NMOS管(M5)的源極、開關電容陣列(Dc)的輸入端(IN5)、第二開關NMOS管(M6)的漏極與第三開關NMOS管(M7)的漏極相連；開關電容陣列(Dc)的輸出端(OUT7)、第三開關NMOS管(M7)的源極與地相連；第二開關NMOS管(M6)的源極與比較器(Db)的正向輸入端(IN3)相連；第二開關NMOS管(M6)的柵極與第二鐘控信號輸入端(S2)相連；第三開關NMOS管(M7)的柵極與第三鐘控信號輸入端(S3)相連；比較器(Db)的輸出端(OUT8)與計數器(Dd)的數字信號輸入端(IN6)相連；計數器的五個數字信號輸出端與開關電容陣列(Dc)的五個開關控制端相連。