[發明專利]基于陣列結構的處理器核心的通信方法及通信裝置

有效

• 申請號: 201010508839.8
• 申請日: 2010-10-12
• 公開（公告）號: CN102446157A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 謝向輝;李宏亮;過鋒;鄭方;呂暉;錢磊
• 申請（專利權）人: 無錫江南計算技術研究所
• 主分類號: G06F15/167
• 分類號: G06F15/167;G06F12/08
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種基于陣列結構的處理器核心的通信方法，用于實現多核處理器中不同處理器核心之間的數據交互，其特征在于，包括：

發送端處理器核心獲取數據發送指令并進行解析；

基于所述數據發送指令的解析結果，所述發送端處理器核心從其通用寄存器文件中獲取數據，并將所述數據存儲到其發送緩沖單元中；

發送端處理器核心將其發送緩沖單元中的數據發送至所述數據發送指令指示的目標處理器核心的接收緩沖單元；

目標處理器核心獲取數據接收指令并進行解析；

基于所述數據接收指令的解析結果，所述目標處理器核心從其接收緩沖單元中獲取數據，并將數據存儲到其通用寄存器文件中。

2.如權利要求1所述的基于陣列結構的處理器核心的通信方法，其特征在于，所述數據發送指令與數據接收指令分別添加在處理器核心當前執行的可執行程序中。

3.如權利要求1所述的基于陣列結構的處理器核心的通信方法，其特征在于，所述數據發送指令中包含至少一個處理器核心標識，所述發送端處理器核心將其發送緩沖單元中的數據發送至所述數據發送指令指示的目標處理器核心的接收緩沖單元包括：基于所述處理器核心標識，將所述數據發送至一個或多個目標處理器核心的接收緩沖單元。

4.如權利要求1所述的基于陣列結構的處理器核心的通信方法，其特征在于，所述基于所述數據發送指令的解析結果，所述發送端處理器核心從其通用寄存器文件中獲取數據，并將所述數據存儲到其發送緩沖單元中包括：

在所述發送緩沖單元未達到存儲容量上限時，所述發送端處理器核心從通用寄存器文件中獲取數據；

在所述發送緩沖單元中存儲數據達到存儲容量上限后，所述發送端處理器核心暫停對數據發送指令進行解析，不再從通用寄存器文件中獲取新的數據。

5.如權利要求1所述的基于陣列結構的處理器核心的通信方法，其特征在于，所述基于所述數據接收指令的解析結果，所述目標處理器核心從其接收緩沖單元中獲取數據，并將數據存儲到其通用寄存器文件中包括：

當所述接收緩沖單元中存儲有數據時，目標處理器核心從所述接收緩沖單元中獲取數據；

當所述接收緩沖單元中未存儲數據時，目標處理器核心停止從所述接收緩沖單元中獲取數據。

6.如權利要求1所述的基于陣列結構的處理器核心的通信方法，其特征在于，當有多個發送端處理器核心同時向同一目標處理器核心發送數據時，通過處理器核心外的同步管理單元進行所述數據發送操作的同步控制，并依次實現數據發送，所述同步控制包括：

發送端處理器核心獲取同步指令并進行解析，所述同步指令中包含有參與同步的發送端處理器核心的信息；

基于所述同步指令的解析結果，發送端處理器核心向同步管理單元發送同步到達信號；

在同步到達信號發送完成后，發送端處理器核心暫停執行指令直至接收到同步管理單元提供的同步響應信號；

同步管理單元在獲取所有參與同步的發送端處理器核心發送的同步到達信號后，向所有參與同步的發送端處理器核心返回同步響應信號；

在收到同步響應信號后，發送端處理器核心繼續執行后續指令。

7.一種基于陣列結構的處理器核心的通信裝置，用于實現多核處理器中不同處理器核心之間的數據交互，其特征在于，包括多個處理器核心及處理器核心間的互連結構，所述處理器核心包含有通用寄存器文件、控制單元、發送緩沖單元與接收緩沖單元，其中：

所述互連結構，連接所述多個處理器核心，用于處理器核心間的通信；

所述控制單元，用于接收并執行數據發送指令與數據接收指令，基于所述數據發送指令解析形成數據發送信號并指示通用寄存器文件將對應的數據提供給發送緩沖單元，并指示所述發送緩沖單元將所述數據發送至目標處理器核心的接收緩沖單元；基于所述數據接收指令解析形成數據接收信號并指示接收緩沖單元將數據提供給通用寄存器文件。

8.如權利要求7所述的基于陣列結構的處理器核心的通信裝置，其特征在于，所述數據發送指令解析形成的數據發送信號中包含至少一個處理器核心標識，控制單元基于所述處理器核心標識指示發送緩沖單元同時向一個或多個目標處理器核心發送數據。