[發明專利]半導體裝置及用于制造半導體裝置的方法

有效

• 申請號: 201010508390.5
• 申請日: 2010-10-08
• 公開（公告）號: CN102034744A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 古谷晃
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

1.一種用于制造半導體裝置的方法，包括：

制備具有凹部和晶種膜的襯底，所述晶種膜在所述凹部的底部露出；

在所述凹部中形成導電膜，所述導電膜具有低于所述晶種膜的鍍淀積能力；

選擇性地移除所述導電膜以在所述凹部的底部上露出所述晶種膜；以及

通過利用在所述凹部的底部上露出的所述晶種膜的部分作為晶種來進行鍍膜的生長以填充所述凹部。

2.根據權利要求1所述的用于制造半導體裝置的方法，其中所述制備襯底包括：

在所述襯底中形成所述凹部；以及

在所述凹部中形成所述晶種膜。

3.根據權利要求1所述的用于制造半導體裝置的方法，其中所述制備襯底包括：

在所述襯底上形成第一絕緣層；

將晶種膜埋入所述第一絕緣層中；

在所述第一絕緣層上形成第二絕緣層；以及

選擇性地移除所述第二絕緣層以形成所述凹部，在所述凹部的底部上露出所述晶種膜。

4.根據權利要求1所述的用于制造半導體裝置的方法，其中所述制備襯底包括：

在所述襯底中形成所述凹部；

在所述凹部中形成絕緣膜；以及

在所述凹部中的所述絕緣膜上形成所述晶種膜。

5.根據權利要求1所述的用于制造半導體裝置的方法，其中所述晶種膜包含銅(Cu)。

6.根據權利要求1所述的用于制造半導體裝置的方法，其中所述導電膜包含從由鉭(Ta)、鈦(Ti)、鋁(Al)、錫(Sn)、錳(Mn)、釕(Ru)和銥(Ir)組成的組中選擇的至少一種元素。

7.根據權利要求1所述的用于制造半導體裝置的方法，進一步包括，在所述進行鍍膜的生長之后：

執行第一熱處理以在所述鍍膜中擴散包含在所述導電膜中的金屬元素。

8.根據權利要求1所述的用于制造半導體裝置的方法，進一步包括，在所述進行鍍膜的生長之后：

為所述鍍膜執行化學機械拋光工藝，以將所述鍍膜僅留在所述凹部中；以及

執行第二熱處理，以在所述鍍膜的表面附近引起包含在所述導電膜中的金屬元素的偏析。

9.根據權利要求1所述的用于制造半導體裝置的方法，其中所述選擇性地移除所述導電膜包括通過利用射頻(RF)偏置來移除所述導電膜。

10.根據權利要求1所述的用于制造半導體裝置的方法，其中，在所述進行導電膜的生長中，所述鍍膜在所述凹部的開口上形成凸部，所述凸部具有等于或大于1nm且等于或小于100nm的高度。

11.根據權利要求1所述的用于制造半導體裝置的方法，

其中，在所述在所述凹部中形成導電膜中，形成在所述凹部中的所述導電膜具有包括所述凹部的底部的第一區域和包括所述凹部的開口的第二區域，以及

其中，用于形成所述第一區域中的所述導電膜的材料不同于用于形成所述第二區域中的所述導電膜的材料。

12.根據權利要求1所述的用于制造半導體裝置的方法，

其中所述凹部用作通過雙鑲嵌工藝形成的雙鑲嵌結構的通孔和互連溝槽，以及

其中所述選擇性地移除導電膜包括在所述通孔和/或所述互連溝槽的底部中露出所述晶種膜。

13.一種半導體裝置，包括：

襯底；以及

埋入所述襯底中的導電體，

其中，所述導電體在由從側表面部朝中部等于或大于1nm且等于或小于20nm的距離限定的所述導電體的區域中，具有表示除了所述導電體的構成元素之外的金屬元素的最高濃度的點。

14.根據權利要求13所述的半導體裝置，進一步包括在所述襯底與所述導電體的側表面部之間的導電膜或絕緣膜。

15.根據權利要求13所述的半導體裝置，其中所述導電體為銅(Cu)互連，并且所述Cu互連的上表面覆蓋有具有低于所述Cu互連的Cu濃度的Cu濃度的膜。

16.根據權利要求15所述的半導體裝置，其中具有低于所述Cu互連的Cu濃度的Cu濃度的所述膜包含從由鈦(Ti)、鋁(Al)、錫(Sn)和錳(Mn)組成的組中選擇的至少一種元素。

17.根據權利要求13所述的半導體裝置，其中所述半導體裝置具有雙鑲嵌結構。