[發明專利]應用于數字信號處理器的指令緩存器

有效

• 申請號: 201010507928.0
• 申請日: 2010-10-12
• 公開（公告）號: CN101968734A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 劉小明;洪一;郭二輝;耿銳
• 申請（專利權）人: 中國電子科技集團公司第三十八研究所
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 合肥金安專利事務所 34114
• 代理人: 金惠貞

1.一種應用于數字信號處理器的指令緩存器，其特征在于：所述指令緩沖器為三級緩存結構，三級緩存依次相連，每級緩存包含16個指令槽，每個指令槽存儲一個32位指令字，用于支持進入緩存器的一個包含16條32位指令字的指令行；在緩存的第一和第二級允許擠除廢棄的氣泡行，在緩存的第三級完成指令執行行的提取、拼接和發射。

2.根據權利要求1所述的應用于數字信號處理器的指令緩存器，其特征在于：所述每個指令行至少需要包括一個行結束標志。

3.根據權利要求1所述的應用于數字信號處理器的指令緩存器，其特征在于：所述每條指令行包含若干個執行行，執行行之間利用指令字中攜帶的行結束標志分割。

4.根據權利要求1所述的應用于數字信號處理器的指令緩存器，其特征在于：所述緩存器的第一和第二級存在無用氣泡行時，若其對應的前一級被阻塞，允許擠除氣泡行。

5.根據權利要求1所述的應用于數字信號處理器的指令緩存器，其特征在于：所述緩存器在第三級殘存不足一個完整執行行情況下，若第二級為中斷服務首指令則允許將第三級殘存指令作為廢指令清除。

6.根據權利要求1所述的應用于數字信號處理器的指令緩存器，其特征在于：所述緩存器發射出去的為一個完整的執行行，該執行行可以從第三級緩存直接提取，在第三級緩存不含完整執行行的情況下，該執行行由第三級的剩余指令和第二級的第一個執行行拼接獲得。