[發明專利]PIN二極管及其制造方法有效
| 申請號: | 201010504117.5 | 申請日: | 2010-10-12 |
| 公開(公告)號: | CN102446979A | 公開(公告)日: | 2012-05-09 |
| 發明(設計)人: | 周正良;徐炯;劉冬華 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/868 | 分類號: | H01L29/868;H01L29/06;H01L21/329 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 王江富 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | pin 二極管 及其 制造 方法 | ||
技術領域
本發明涉及半導體技術,特別涉及PIN二極管及其制造方法。
背景技術
射頻電子開關的典型應用是無線收發器。無線收發器如圖1所示,通常有以下四個部分組成:功率放大器(PA)、低噪聲放大器(LNA)、射頻電子開關、邏輯控制電路。功率放大器和低噪聲放大器通過射頻電子開關連接到天線,對射頻信號進行發射和接收。由于從功率放大器傳給天線的信號必須足夠強,與其連接的射頻電子開關需要盡量低的正向導通損耗。而對低噪聲放大器,從功率放大器來的信號會從反偏(關閉)的射頻電子開關進來從而形成信號串擾,與其連接的射頻電子開關需要盡量高的反向隔離。應用于射頻領域,射頻電子開關必須具備以下特征:
1.盡量低的傳輸延遲。
2.插入(正向導通)損耗要盡量低。
3.反向隔離度要盡量高。
PIN二極管(positive-intrinsic-negative?diode)由高摻雜的P型陽極,無或低摻雜的寬的本征硅區(Intrinsic),以及高摻雜的N型陰極組成。其工作原理為:當PIN二極管加上一個超過導通閾值的電壓時,低摻雜的本征硅區被完全耗盡,結電容急速增加,導通電阻(插入損耗)降低;當二極管反偏時,耗盡區寬度近似等于本征硅區寬度,結電容很小,導通電阻很大,隔離度很高。PIN二極管可以用作射頻電子開關,廣泛應用于需要對射頻信號進行開啟和關閉的電路中。PIN二極管的插入損耗和隔離度近似與本征硅區的厚度的平方成正比。所以,對低插入損耗要求,要盡量降低本征硅區厚度;對高隔離度要求,則需要盡量增加本征硅區厚度。
常規的PIN二極管器件結構如圖4所示,包括摻雜的P型陽極13、無或低摻雜的寬的本征硅區12、高摻雜的N型陰極11,常規的PIN二極管多采用分立器件的形式,其制造工藝步驟為:
一.在高砷摻雜的硅基底(N型陰極)11上,用外延方法生長無摻雜或低摻雜的本征硅區12,如圖2所示;
二.在本征硅區12上部進行硼離子注入,熱退火,形成高摻雜的P型陽極13,如圖3所示;
三.進行晶片正面金屬化,減薄和背面鍍金,切割封裝,得到常規的PIN二極管器件,如圖4所示。
上述常規的PIN二極管,對不同的插入損耗和隔離度要求,可采用不同的外延厚度(本征硅區厚度)。這種方案成熟可靠,市場上已有封裝好的產品出售。但是由于采用不同的外延厚度難以在常規BiCOMS工藝中實現,對不同的插入損耗和隔離度要求的常規的PIN二極管無法同CMOS同時集成在同一塊芯片上,通常只能采用分立器件的形式。因此常規的PIN二極管需要在PCB板上外接,體積大,對不同插入損耗和反向隔離度要求,需購買不同產品,費用高。
發明內容
本發明要解決的技術問題是提供PIN二極管,導通電阻低并且其制造工藝能兼容于BiCMOS工藝。
為解決上述技術問題,本發明的提供的一種PIN二極管,包括基板、N型陰極、本征半導體、P型陽極、隔離區、N型外基區陰極,所述基板上方形成有圓片狀N型陰極,圓片狀N型陰極的中間部分上方生長有本征半導體,圓片狀N型陰極的周邊部分上方形成有與圓片狀N型陰極同軸的圓環狀N型外基區陰極,所述本征半導體靠近所述N型陰極端的周邊同圓環狀N型外基區陰極相貼,所述本征半導體遠離N型陰極端的中央區域上方形成有與圓片狀N型陰極同軸的圓片狀P型陽極,所述本征半導體遠離N型陰極端的周邊及圓片狀P型陽極周邊同圓環狀N型外基區陰極之間通過與圓片狀N型陰極同軸的圓環狀隔離區隔離。
所述N型外基區陰極所述N型陰極為正八邊形圓片狀,所述N型外基區陰極為正八邊形圓環狀,所述隔離區為正八邊形圓環狀,所述P型陽極為正八邊形圓片狀。
為解決上述技術問題,本發明的提供的另一種PIN二極管,包括基板、N型陰極、本征半導體、P型陽極、隔離區、N型外基區陰極,所述基板上方形成有圓環狀N型陰極,圓環狀N型陰極的圓環內緣端上方及圓環狀N型陰極的圓環內區域的基板上方生長有本征半導體,圓環狀N型陰極的圓環外緣端上方形成有與圓環狀N型陰極同軸的圓環狀N型外基區陰極,所述本征半導體靠近所述N型陰極端的周邊同圓環狀N型外基區陰極相貼,所述本征半導體遠離N型陰極端的中央區域上方形成有與圓環狀N型陰極同軸的圓片狀P型陽極,所述本征半導體遠離N型陰極端的周邊及圓片狀P型陽極周邊同圓環狀N型外基區陰極之間通過與圓環狀N型陰極同軸的圓環狀隔離區隔離。
所述N型陰極為正八邊形圓環狀,所述N型外基區陰極為正八邊形圓環狀,所述隔離區為正八邊形圓環狀,所述P型陽極為正八邊形圓片狀。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010504117.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





