[發明專利]具有SOI襯底的半導體裝置及其制造方法

有效

• 申請號: 201010503591.6
• 申請日: 2010-09-30
• 公開（公告）號: CN102034876A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 蘆田洋一;戶倉規仁;高橋茂樹;中山喜明;白木聰;千田厚慈
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L21/329
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王瓊

1.一種半導體裝置，包括：

SOI襯底(1)，具有支撐襯底(2)、嵌入絕緣薄膜(4)和活性層(3)，且它們按照該順序堆疊，其中活性層(3)是由具有第一導電型的硅制成的；

具有布置在活性層(3)的表面部分中的第一雜質層(5，77，88)和第二雜質層(6，71，81)的半導體元件(5，6，71，77，81，88)，其中第二雜質層(6，71，81)圍繞第一雜質層(5，77，88)，這樣第一雜質層(5，77，88)和第二雜質層(6，71，81)就具有第一布局；

布置在活性層(3)中并且由元件分離結構(20)圍繞的元件分離區域(ELEMENT?SEPARATION?REGION)；和

布置在元件分離區域(ELEMENT?SEPARATION?REGION)中的多個第一導電型區域(11)和多個第二導電型區域(10)，

其中第一導電型區域(11)和第二導電型區域(10)布置在活性層(3)中鄰近嵌入絕緣薄膜(4)的部分中，并且交替地布置在第一雜質層(5，77，88)和第二雜質層(6，71，81)之間，

其中第一導電型區域(11)和第二導電型區域(10)具有對應于半導體元件(5，6，71，77，81，88)的第二布局，以及

其中第一導電型區域(11)具有高于活性層(3)的雜質濃度。

2.如權利要求1所述的半導體裝置，其特征在于，

元件分離結構(20)是布置在活性層(3)的表面上的溝道分離結構(20)，

其中溝道分離結構(20)達到嵌入絕緣薄膜(4)，以及

其中溝道分離結構(20)圍繞半導體元件(5，6，71，77，81，88)、第一導電型區域(11)和第二導電型區域(10)。

3.一種半導體裝置，包括：

SOI襯底(1)，具有支撐襯底(2)、嵌入絕緣薄膜(4)和活性層(3)，且它們按照該順序堆疊，其中活性層(3)是由具有第一導電型的硅制成的；

具有布置在活性層(3)的表面部分中的第一雜質層(5，77，88)和第二雜質層(6，71，81)的半導體元件(5，6，71，77，81，88)，其中第二雜質層(6，71，81)圍繞第一雜質層(5，77，88)，這樣第一雜質層(5，77，88)和第二雜質層(6，71，81)就具有第一布局；和

布置在活性層(3)中鄰近嵌入絕緣薄膜(4)的部分中的多個第一導電型區域(11)和多個第二導電型區域(10)，

其中第一導電型區域(11)和第二導電型區域(10)交替地布置，以及

其中第一導電型區域(11)和第二導電型區域(10)具有對應于半導體元件(5，6，71，77，81，88)的第二布局。

4.如權利要求3所述的半導體裝置，其特征在于，還包括：

布置在活性層(3)的表面上的溝道分離結構(20)，

其中溝道分離結構(20)達到嵌入絕緣薄膜(4)，并且

其中溝道分離結構(20)圍繞半導體元件(5，6，71，77，81，88)、第一導電型區域(11)和第二導電型區域(10)。

5.如權利要求3所述的半導體裝置，其特征在于，還包括：

布置在半導體元件(5，6，71，77，81，88)上的電阻型靜電場起電板(30)，

其中電阻型靜電場起電板(30)具有對應于半導體元件(5，6，71，77，81，88)的螺旋形狀。

6.如權利要求3所述的半導體裝置，其特征在于，還包括：

布置在半導體元件(5，6，71，77，81，88)上的電容靜電場起電板(40)，

其中電容靜電場起電板(40)具有對應于半導體元件(5，6，71，77，81，88)的同心圓形。

7.如權利要求3所述的半導體裝置，其特征在于，還包括：

布置在活性層(3)和嵌入絕緣薄膜(4)之間的半絕緣多晶體硅層(50)，

其中半絕緣多晶體硅層(50)是由比活性層(3)具有更高電阻的多晶硅制成的。

8.如權利要求3所述的半導體裝置，其特征在于，還包括：

布置在嵌入絕緣薄膜(4)中的電荷累積層(60)，

其中電荷累積層(60)具有對應于第一導電型區域(11)的第三布局。