[發明專利]一種基于混值的八值絕熱加減法計數器

有效

• 申請號: 201010500943.2
• 申請日: 2010-10-09
• 公開（公告）號: CN101968733A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 汪鵬君;高虹
• 申請（專利權）人: 寧波大學
• 主分類號: G06F7/72
• 分類號: G06F7/72
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 程曉明

技術領域

本發明涉及一種計數器，尤其是涉及一種基于混值的八值絕熱加減法計數器。

背景技術

國際上對開發高信息密度數字邏輯系統，增強其信息處理能力的研究相當重視，其中一個重要的研究方向就是多值邏輯。多值邏輯電路不僅可以減少集成電路的芯片面積和引線數，降低生產成本，而且能使數字邏輯系統在一個時鐘周期內成倍地傳輸數據，從而提高工作效率。以往對多值邏輯電路的研究大多側重于三值或四值邏輯電路，而對八值邏輯電路的研究則相對較少，然而直接設計八值邏輯電路需要較高的電源電壓，這樣導致設計得到的八值邏輯電路的功耗較高、工作可靠性差，因此研究低功耗且工作可靠性高的八值邏輯電路具有現實意義。

發明內容

本發明所要解決的技術問題是提供一種在保證具有正確的邏輯功能的前提下，能夠有效降低功耗、提高集成電路工作可靠性的基于混值的八值絕熱加減法計數器。

本發明解決上述技術問題所采用的技術方案為：一種基于混值的八值絕熱加減法計數器，其特征在于包括N位八值觸發型絕熱正循環門、N-1位八值絕熱進位/借位電路及設置于第i位所述的八值絕熱進位/借位電路與第i+1位所述的八值觸發型絕熱正循環門之間的CTGAL(Clocked?Transmission?Gate?Adiabatic?Logic，鐘控傳輸門絕熱邏輯)緩沖器，每位所述的八值觸發型絕熱正循環門均接入幅值電平對應邏輯1的功率時鐘信號、幅值電平對應邏輯2的功率時鐘信號、幅值電平對應邏輯3的功率時鐘信號和幅值電平對應邏輯3的鐘控時鐘信號，每位所述的八值絕熱進位/借位電路均接入幅值電平對應邏輯3的功率時鐘信號和幅值電平對應邏輯3的鐘控時鐘信號，當前時鐘周期每位所述的八值觸發型絕熱正循環門的二值信號輸入端輸入各自前一時鐘周期的二值輸出信號，當前時鐘周期每位所述的八值觸發型絕熱正循環門的四值信號輸入端輸入各自前一時鐘周期的四值輸出信號，當前時鐘周期每位所述的八值觸發型絕熱正循環門的二值信號輸出端、二值互補信號輸出端、四值信號輸出端、四值互補信號輸出端分別輸出當前時鐘周期的二值輸出信號、二值互補輸出信號、四值輸出信號、四值互補輸出信號，第i位所述的八值絕熱進位/借位電路的二值信號輸入端、四值信號輸入端分別與當前時鐘周期第i位所述的八值觸發型絕熱正循環門的二值信號輸出端、四值信號輸出端相連接，分別輸入當前時鐘周期的二值輸出信號、四值輸出信號，第一位所述的八值絕熱進位/借位電路的高電平有效輸入端輸入進位/借位高電平有效輸入信號，第j位所述的八值絕熱進位/借位電路的進位/借位輸出端與第j+1位所述的八值絕熱進位/借位電路的高電平有效輸入端相連接，第j位所述的八值絕熱進位/借位電路的進位/借位輸出端輸出的進位/借位輸出作為第j+1位所述的八值絕熱進位/借位電路的高電平有效輸入信號，第j位所述的八值絕熱進位/借位電路的進位/借位輸出端通過一個所述的CTGAL緩沖器與第j+1位所述的八值觸發型絕熱正循環門的鐘控時鐘信號輸入端相連接，該所述的CTGAL緩沖器的輸出信號為第j+1位所述的八值觸發型絕熱正循環門的鐘控時鐘信號，第N-1位所述的八值絕熱進位/借位電路的進位/借位輸出端通過一個所述的CTGAL緩沖器與第N位所述的八值觸發型絕熱正循環門的鐘控時鐘信號輸入端相連接，該所述的CTGAL緩沖器的輸出信號為第N位所述的八值觸發型絕熱正循環門的鐘控時鐘信號，其中，1≤i≤N-1，1≤j≤N-2。

所述的八值觸發型絕熱正循環門包括二值絕熱正循環電路和四值絕熱正循環電路，所述的二值絕熱正循環電路主要由二值采樣模塊及主要由二值信號輸出電路和二值互補信號輸出電路構成的第一交叉存貯模塊組成，所述的二值采樣模塊主要由第一二值采樣電路和第二二值采樣電路組成，所述的第一二值采樣電路的輸入端輸入二值輸入信號和四值輸入信號，所述的第一二值采樣電路的輸出端分別與所述的二值信號輸出電路的輸入端和所述的二值互補信號輸出電路的輸入端相連接，所述的第二二值采樣電路的輸入端輸入二值互補輸入信號和四值互補輸入信號，所述的第二二值采樣電路的輸出端分別與所述的二值信號輸出電路的輸入端和所述的二值互補信號輸出電路的輸入端相連接，所述的第一二值采樣電路和所述的第二二值采樣電路均接入幅值電平對應邏輯3的鐘控時鐘信號，所述的二值信號輸出電路和所述的二值互補信號輸出電路均接入幅值電平對應邏輯3的功率時鐘信號；