[發明專利]一種基于FPGA的自適應星載計算機及應用所述計算機實現內部資源動態分配的方法

無效

• 申請號: 201010300473.5
• 申請日: 2010-01-20
• 公開（公告）號: CN101788927A
• 公開（公告）日: 2010-07-28
• 發明（設計）人: 孫兆偉;劉源;蘭盛昌;趙丹;楊正賢;徐國棟;張世杰;曹星惠;葉東;董曉光
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F11/07
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 牟永林

1.一種基于FPGA的自適應星載計算機實現內部資源動態分配的方法，該方法中涉及 的一種基于FPGA的自適應星載計算機包括SRAM型FPGA(1)、PROM型FPGA配置芯片(5) 和Flash存儲器(2)，SRAM型FPGA(1)的內部資源包括主控單元(1-1)和重構單元陣 列(1-2)兩部分，其中主控單元(1-1)包括一個處理器(1-1-1)和FPGA片內配置端口 (1-1-2)，重構單元陣列(1-2)由n個大小完全相等的重構單元(1-2-1)組成，PROM型FPGA 配置芯片(5)的配置輸出端口與SRAM型FPGA(1)的片外配置輸入端口相連，Flash存儲 器(2)的控制輸入輸出端口與處理器(1-1-1)的外部存儲器控制輸入輸出端口相連，其 中，n為大于0的整數；其特征在于：內部資源動態分配的方法的過程為：

步驟一、處理器(1-1-1)將SRAM型FPGA(1)內部的n個重構單元(1-2-1)都設置成 空閑狀態；

步驟二、當星載計算機啟動一個線程時，處理器(1-1-1)根據所述線程需要的硬件電 路，將處于空閑狀態的重構單元(1-2-1)構造成相應的硬件電路，并將該重構單元(1-2-1) 置為占用狀態；當所述硬件電路不能夠被一個重構單元(1-2-1)所容納時，則選擇物理地址 相鄰的兩個或多個處于空閑狀態的重構單元(1-2-1)作為一個整體，并將所述整體構造成相 應的硬件電路，處理器(1-1-1)將涉及到的重構單元(1-2-1)置為占用狀態；

步驟三、當所述線程結束或者終止時，處理器(1-1-1)將構造有所述硬件電路的重構 單元(1-2-1)的內容清除，使其恢復到空閑狀態。

2.根據權利要求1所述的基于FPGA的自適應星載計算機實現內部資源動態分配的方 法，其特征是在步驟二中，還包括以下步驟：處理器(1-1-1)將處于空閑狀態的重構單元 (1-2-1)構造成硬件加速電路。

3.根據權利要求1或2所述的基于FPGA的自適應星載計算機實現內部資源動態分配 的方法，其特征是在步驟二中，還包括以下步驟：當所述線程出現錯誤時，注銷該線程， 并將該線程涉及到的、已經構造有硬件電路的重構單元(1-2-1)的內容清除，然后重建該線 程。

4.根據權利要求3所述的基于FPGA的自適應星載計算機實現內部資源動態分配的方 法，其特征是：

在步驟二中，當重構單元(1-2-1)受到空間輻射影響電路功能出現錯誤時，處理器 (1-1-1)將注銷相應線程，并將所述線程對應的重構單元(1-2-1)改回空閑狀態，然后重 新建立所述線程。

5.根據權利要求4所述的基于FPGA的自適應星載計算機實現內部資源動態分配的方 法，其特征是：

在步驟二中，當重構單元(1-2-1)受到空間輻射影響電路功能出現錯誤，且出現的是 無法修復的錯誤時，處理器(1-1-1)注銷相應線程，并將所述重構單元(1-2-1)置為永 久占用狀態，然后重新建立所述線程。

6.根據權利要求1或2所述的基于FPGA的自適應星載計算機實現內部資源動態分配 的方法，其特征是：在步驟二中，所述的硬件電路是數字電路，它是協處理器電路、快速 傅里葉變換電路、超越函數電路、總線控制器電路、定時器電路或算法硬件加速模塊電路。

7.根據權利要求4所述的基于FPGA的自適應星載計算機實現內部資源動態分配的方 法，其特征是：在步驟二中，所述的硬件電路是數字電路，它是協處理器電路、快速傅里 葉變換電路、超越函數電路、總線控制器電路、定時器電路或算法硬件加速模塊電路。

8.根據權利要求5所述的基于FPGA的自適應星載計算機實現內部資源動態分配的方 法，其特征是：在步驟二中，所述的硬件電路是數字電路，它是協處理器電路、快速傅里 葉變換電路、超越函數電路、總線控制器電路、定時器電路或算法硬件加速模塊電路。