[發明專利]半導體器件及其制造方法

有效

• 申請號: 201010299028.1
• 申請日: 2010-09-29
• 公開（公告）號: CN102437183A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 朱慧瓏;尹海洲;駱志炯;梁擎擎
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種半導體器件，包括：

半導體襯底；

淺溝槽隔離，嵌于所述半導體襯底中，且形成至少一個半導體開口區；

溝道區，位于所述半導體開口區內；

柵堆疊，包括柵介質層和柵極導體層，位于所述溝道區上方；

源/漏區，位于所述溝道區的兩側，所述源/漏區包括相對分布于所述柵堆疊的兩側、且與所述淺溝槽隔離鄰接的第一晶種層；

其中，所述淺溝槽隔離的上表面高于或足夠接近于所述柵介質層的上表面。

2.根據權利要求1所述的半導體器件，其中，在所述第一晶種層上方，所述淺溝槽隔離與源/漏區之間通過介質材料隔離。

3.根據權利要求2所述的半導體器件，所述介質材料包括SiOF、SiCOH、SiO、SiCO、SiCON、PSG以及BPSG中的任一種或多種的組合。

4.根據權利要求2所述的半導體器件，所述源/漏區的頂部為金屬硅化物，則所述介質材料位于所述金屬硅化物和淺溝槽隔離之間。

5.根據權利要求1所述的半導體器件，其中，在所述第一晶種層的上方有淺溝槽隔離側墻，所述淺溝槽隔離側墻自對準于所述淺溝槽隔離的側壁，且至少部分位于所述源/漏區內。

6.根據權利要求5所述的半導體器件，所述淺溝槽隔離側墻由SiO₂、Si₃N₄、SiON中的任一種或多種的組合形成。

7.根據權利要求1所述的半導體器件，所述第一晶種層的厚度為5-20nm。

8.根據權利要求1至7中任一項所述的半導體器件，所述源/漏區進一步包括應力層和第二晶種層，所述應力層位于所述柵堆疊與第一晶種層之間，所述第二晶種層位于應力層的底部。

9.根據權利要求8所述的半導體器件，對于pMOSFET，所述應力層包括外延生長的SiGe，對于nMOSFET，所述應力層包括外延生長的Si:C。

10.一種制造如權利要求1所述的半導體器件的方法，包括：

提供半導體襯底；

在所述半導體襯底上形成淺溝槽隔離，所述淺溝槽隔離形成至少一個半導體開口區；

在所述淺溝槽隔離的上方形成氮化物層以保護所述淺溝槽隔離；

在所述半導體開口區內形成柵堆疊和以及所述柵堆疊兩側的源/漏區，所述柵堆疊包括柵介質層和柵極導體層，所述源/漏區包括相對分布于所述柵堆疊的兩側、且與所述淺溝槽隔離鄰接的第一晶種層；

去除所述淺溝槽隔離上方的氮化物層；

其中，去除所述氮化物層后，所述淺溝槽隔離的上表面高于或足夠接近于所述柵介質層的上表面。

11.根據權利要求10所述的方法，其中，在所述半導體襯底上形成淺溝槽隔離，包括：

在所述半導體襯底上形成墊氧化層；

在所述墊氧化層上形成第一氮化物層；

刻蝕預形成淺溝槽隔離位置處的所述墊氧化層、第一氮化物層以及半導體襯底，以形成淺溝槽隔離凹槽；

在所述淺溝槽隔離凹槽中形成介質材料；

進行平坦化處理至所述第一氮化物層的頂部露出。

12.根據權利要求11所述的方法，其中，所述氮化物層包括第二氮化物層，則在所述淺溝槽隔離的上方形成氮化物層包括：

對所述淺溝槽隔離進行回刻至所述第一氮化物層的上表面下方；

在所述第一氮化物層上形成第二氮化物層；

在所述第二氮化物層上形成多晶硅層；

對所述多晶硅進行平坦化處理至所述第二氮化物層的頂部；

利用光刻膠掩膜覆蓋所述淺溝槽隔離上方的多晶硅層，并對所述開口區中的第一氮化物層和第二氮化物層進行刻蝕至所述墊氧化層露出；

去除所述多晶硅層。

13.根據權利要求12所述的方法，其中，形成第二氮化物層的方法為高密度等離子體淀積。