[發(fā)明專(zhuān)利]一種閃存器件及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010296053.4
• 申請(qǐng)日: 2010-09-28
• 公開(kāi)（公告）號(hào): CN102420232A
• 公開(kāi)（公告）日: 2012-04-18
• 發(fā)明（設(shè)計(jì)）人: 朱慧瓏;尹海洲;駱志炯
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): H01L27/115
• 分類(lèi)號(hào): H01L27/115;H01L29/78;H01L21/8247
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 馬佑平

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及其制造技術(shù)領(lǐng)域，具體來(lái)說(shuō)，涉及一種具有FinFET(鰭式場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)的閃存器件及其形成方法。

背景技術(shù)

隨著集成電路規(guī)模的不斷擴(kuò)大，器件尺寸的不斷縮小，三維器件成為半導(dǎo)體界發(fā)展的方向。FinFET器件結(jié)構(gòu)由于其良好的截止性能、可擴(kuò)展性以及與常規(guī)制造工藝的兼容性而倍受關(guān)注。

對(duì)于目前的半導(dǎo)體技術(shù)發(fā)展，在閃存器件中也開(kāi)始引入鰭式結(jié)構(gòu)。閃存器件是一種電寫(xiě)入和擦除數(shù)據(jù)的器件，其通過(guò)在控制柵極(Control?Gate)、浮置柵極(Floating?Gate)和襯底之間形成介質(zhì)層而形成串聯(lián)的兩個(gè)電容器，即使在器件斷電時(shí)也能在浮置柵極上保持電荷，以提供存儲(chǔ)功能。

然而，目前的鰭式閃存器件工藝還不能與FinFET的邏輯器件工藝兼容。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)缺陷之一，特別是提出一種與FinFET器件兼容的FinFET閃存器件及其制造工藝，同時(shí)能夠降低制造成本。

為達(dá)到上述目的，本發(fā)明一方面提出一種閃存器件，位于絕緣層之上，包括：第一鰭片和第二鰭片，其中所述第二鰭片為所述器件的控制柵；柵介質(zhì)層，位于所述第一鰭片和第二鰭片的側(cè)壁和頂部；浮柵，位于所述柵介質(zhì)層上且橫跨所述第一鰭片和第二鰭片；源/漏區(qū)，位于所述浮柵兩側(cè)的所述第一鰭片內(nèi)。

本發(fā)明另一方面還提出一種閃存器件的形成方法，所述方法包括：提供襯底，所述襯底包括絕緣層和半導(dǎo)體層，所述半導(dǎo)體層位于所述絕緣層上；圖案化所述半導(dǎo)體層以形成第一鰭片和第二鰭片；在所述第一鰭片和第二鰭片的側(cè)壁及頂部形成柵介質(zhì)層；在所述柵介質(zhì)層上形成橫跨所述第一鰭片和所述第二鰭片的浮柵；在所述浮柵兩側(cè)的第一鰭片中形成源/漏區(qū)。

通過(guò)本發(fā)明提出的FinFET閃存器件及其形成方法，實(shí)現(xiàn)了FinFET閃存器件工藝與FinFET邏輯器件工藝的完全兼容，同時(shí)能夠降低制造成本。

附圖說(shuō)明

本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中：

圖1是根據(jù)本發(fā)明的實(shí)施例的FinFET閃存器件的結(jié)構(gòu)示意圖；

圖2至圖9是根據(jù)本發(fā)明的實(shí)施例的閃存器件的制造方法中間步驟的器件結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類(lèi)似的標(biāo)號(hào)表示相同或類(lèi)似的元件或具有相同或類(lèi)似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。

為了能夠更清楚地理解本發(fā)明的思想，以下將以具體實(shí)施例進(jìn)行詳細(xì)介紹：

圖1示出的是本發(fā)明的FinFET閃存器件結(jié)構(gòu)剖面圖。該器件形成于絕緣襯底上，該絕緣體襯底可以包括絕緣層112和半導(dǎo)體層110，絕緣層112位于半導(dǎo)體層110之上。襯底材料實(shí)際運(yùn)用中可以是任何絕緣體上半導(dǎo)體(SOI)襯底，本發(fā)明實(shí)施例以絕緣體上硅襯底為例，即半導(dǎo)體層110為硅層，絕緣層112為埋氧層(BOX，如SiO₂)，BOX上的硅層可以直接形成鰭片，即硅鰭。

該器件包括形成于絕緣襯底上的第一鰭片114和第二鰭片116，其中第一鰭片114為閃存溝道，第二鰭片116為控制柵；第一鰭片114和第二鰭片116側(cè)壁及頂部上的柵介質(zhì)層118；形成于襯底110上且橫跨第一鰭片114和第二鰭片116的浮柵120；形成于第一鰭片114兩側(cè)的源/漏區(qū)。其中，源/漏區(qū)在圖1中未示出。

進(jìn)一步地，該器件還可以包括形成于第一鰭片114與第二鰭片116的硅層上部的保護(hù)帽層160。優(yōu)選地，該器件還可以包括形成于所述浮柵兩側(cè)的側(cè)墻122。其中，側(cè)墻122在圖1中未示出。

第二鰭片116可以為n型或p型摻雜。在本發(fā)明的實(shí)施例中，第二鰭片116優(yōu)選為n型摻雜，例如P或As離子都可以作為摻雜雜質(zhì)。n型摻雜更有利于控制柵的導(dǎo)電性。

浮柵120可以為多晶硅柵或金屬柵。

優(yōu)選地，其中第一鰭片114和第二鰭片116平行排列于絕緣層上。

以下將結(jié)合附圖詳細(xì)介紹如圖1所示的閃存器件的形成方法，當(dāng)然本發(fā)明可以采用不同于以下描述的步驟和工藝來(lái)形成所述閃存器件，這些均不脫離本發(fā)明的保護(hù)范圍。