[發明專利]在帶有三掩膜屏蔽柵工藝的溝槽中直接接觸

有效

• 申請號: 201010294426.4
• 申請日: 2010-09-20
• 公開（公告）號: CN102034712A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 戴嵩山;哈姆扎·耶爾馬茲;安荷·叭剌;常虹;陳軍
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明主要涉及一種半導體器件，更確切地說，涉及一種溝槽柵極場效應晶體管(FET)以及制備同類器件的方法。

背景技術

DMOS(雙擴散MOS)晶體管是一種MOSFET(金屬氧化物半導體場效應管)，利用兩個順序擴散階梯，校準到一個公共邊上，構成晶體管的通道區。DMOS晶體管通常是高電壓、高電流器件，既可以作為分立式晶體管，也可以作為功率集成電路的元件。DMOS晶體管僅用很低的正向電壓降，就可以在單位面積上產生高電流。

典型的DMOS晶體管是一種叫做溝槽DMOS晶體管的器件，其中通道位于溝槽的側壁上，柵極形成在溝槽中，溝槽從源極延伸到漏極。布滿了薄氧化層的溝槽用多晶硅填充，比平面垂直DMOS晶體管結構對電流的限制還低，因此它的導通電阻較小。

雙柵溝槽MOSFET已經研發并制造出來。美國公開號為2006/0273386的專利申請提出了一種制備屏蔽柵極場效應管的方法，這種晶體管在第二導電類型的半導體區域上方，具有一個第一導電類型的本體區。柵極溝槽通過本體區延伸，在半導體區域內終止。至少一個導電屏蔽電極沉積在柵極溝槽中。屏蔽電極連接在源電壓上，從漏極屏蔽柵極電極，以降低柵漏電容(Cgd)，并提高擊穿電壓。柵極電極沉積在柵極溝槽中，但與至少一個導電屏蔽電極絕緣。屏蔽介質層使至少一個導電屏蔽電極與半導體區域相絕緣。柵極介質層使柵極電極與本體區相絕緣。之所以形成屏蔽介質層，是為了使它向外擴展，直接延伸到本體區下方。

但是，制備這種屏蔽柵場效應管的傳統方法需要六至八個掩膜工藝，不僅昂貴而且耗時。

正是基于以上情況，我們提出了本發明的各種實施例。

發明內容

本發明所提供的一種用于制備屏蔽柵極溝槽半導體器件的方法，包括以下步驟：

步驟a：將溝槽掩膜作為第一掩膜，用于半導體襯底；

步驟b：刻蝕半導體襯底，形成晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)，它們的寬度分別為晶體管元溝槽寬度(W1)、柵極溝槽寬度(W2)和源極溝槽寬度(W3)，其中源極溝槽(TR3)是最寬和最深的溝槽，源極溝槽寬度(W3)取決于柵極溝槽(TR2)的深度(D2)；

步驟c：在晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)的底部，制備第一導電材料，以形成源極電極；

步驟d：在晶體管元溝槽(TR1)和柵極溝槽(TR2)中的第一導電材料上方，制備第二導電材料，以形成柵極電極，其中第一和第二導電材料相互分離，并通過絕緣材料，與半導體襯底分離；

步驟e：在晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)上方，沉積第一絕緣層，其中用絕緣物填滿源極溝槽(TR3)的頂部；

步驟f：在襯底的頂部，制備一個本體層；

步驟g：在本體層的頂部，制備一個源極層；

步驟h：在晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)以及源極的上方，制備第二絕緣層；

步驟i：在第二絕緣層上方，運用接觸掩膜作為第二掩膜；

步驟j：在源極溝槽(TR3)中形成源極電極接觸，在柵極溝槽(TR2)中形成柵極電極接觸，并形成源極/本體接觸到半導體襯底；以及

步驟k：運用一個金屬掩膜作為第三掩膜，在第二絕緣層上方，制備源極金屬和柵極金屬。

上述的方法，其中，步驟k包括：

在第二絕緣層上方，沉積一個金屬層；

在金屬層上方，使用所述的金屬掩膜作為第三掩膜；以及

通過金屬掩膜，刻蝕金屬層，形成柵極金屬和源極金屬。

上述的方法，其中，步驟a包括：

在半導體襯底上方，沉積一個氧化層；以及

用第一掩膜形成氧化層的圖案，以制備一個硬掩膜。

上述的方法，其中，晶體管元溝槽寬度(W1)為0.3微米至0.5微米；柵極溝槽寬度(W2)為0.6微米至0.9微米；以及源極溝槽寬度(W3)為1.2微米至2.0微米。

上述的方法，其中，源極溝槽寬度(W3)與柵極溝槽寬度(W2)之比的比例為1.5至3。

上述的方法，其中，源極溝槽寬度(W3)與柵極溝槽的深度(D2)之比的比例為1.1至1.3。

上述的方法，其中，步驟c包括：

在晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)的側壁上，制備一個氧化層；

在晶體管元溝槽(TR1)、柵極溝槽(TR2)和源極溝槽(TR3)中，原位沉積第一導電材料；以及

回刻第一導電材料。