[發明專利]淺溝槽隔離結構形成方法

有效

• 申請號: 201010292511.7
• 申請日: 2010-09-19
• 公開（公告）號: CN102412182A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 楊蕓;洪中山
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，特別涉及淺溝槽隔離結構形成方法。

背景技術

隨著半導體工藝進入深亞微米時代，0.18微米以下的元件例如CMOS集成電路的有源區之間大多采用淺溝槽隔離結構進行橫向隔離，在專利號為US7112513的美國專利中還能發現更多關于淺溝槽隔離技術的相關信息。

淺溝槽隔離結構作為一種器件隔離技術，其具體工藝包括：提供依次形成有襯墊氧化層和硬掩膜層的襯底；依次刻蝕所述硬掩膜層、襯墊氧化層和襯底形成淺溝槽；在淺溝槽內填入介質，并在襯底表面形成介質層，所述介質材料可以為氧化硅；對所述介質進行退火；用化學機械拋光法(Chemical?Mechanical?Polishing，CMP)處理所述介質層；去除所述硬掩膜層和襯墊氧化層。

采用上述工藝，形成如圖1所述的淺溝槽隔離結構，包括：襯底100；形成在襯底100內并略高于襯底100表面的淺溝槽隔離結構101。參考圖2，在后續工藝中，會在淺溝槽隔離結構101之間、襯底100的表面形成多晶硅的柵極結構。但是，形成在襯底100的表面的多晶硅柵極結構之間通常會出現穿通或者短路現象。

發明內容

本發明解決的問題是避免淺溝槽隔離結構之間的多晶硅柵極結構出現穿通或者短路現象。

為解決上述問題，本發明提供一種淺溝槽隔離結構形成方法，包括：提供表面形成有襯墊氧化層的襯底；對所述襯墊氧化層進行摻雜離子注入，形成摻雜襯墊氧化層；在所述摻雜襯墊氧化層表面形成硬掩膜層；在所述硬掩膜層、摻雜襯墊氧化層和襯底內形成溝槽；形成填充所述溝槽的填充介質層；去除所述硬掩膜層，暴露出摻雜襯墊氧化層；去除所述摻雜襯墊氧化層暴露出襯底。

與現有技術相比，本發明具有以下優點：本發明通過對所述襯墊氧化層進行摻雜離子注入，形成摻雜襯墊氧化層，增加襯墊氧化層的濕法蝕刻率，從而在去除所述摻雜襯墊氧化層暴露出襯底步驟中，減少濕法蝕刻時間，從而在去除所述摻雜襯墊氧化層暴露出襯底步驟中，避免去除摻雜襯墊氧化層的同時對填充介質層造成較大的損失，從而不會使得高于襯底的表面的填充介質層過于狹窄，在后續的形成多晶硅柵極結構時，填充介質層作為高于襯底的表面的淺溝槽隔離結構能夠有效隔離相鄰的多晶硅柵極結構，避免相鄰的多晶硅柵極結構出現穿通或者短路現象。

附圖說明

圖1是現有技術形成的淺溝槽隔離結構示意圖；

圖2為在現有技術形成的淺溝槽隔離結構上形成柵極結構的示意圖；

圖3為本發明的淺溝槽隔離結構形成方法流程示意圖；

圖4至圖11為本發明提供的淺溝槽隔離結構形成方法一實施例過程示意圖。

具體實施方式

由背景技術可知，形成在襯底100的表面的多晶硅柵極結構之間通常會出現穿通或者短路現象。為此，本發明的發明人經過研究發現，所述穿通或者短路現象是由于位于多晶硅柵極結構之間的、高于襯底100的表面的淺溝槽隔離結構101過于狹窄，無法有效電隔離相鄰的多晶硅柵極結構，從而使得相鄰的多晶硅柵極結構出現穿通或者短路現象。

經過發明人進一步研究，發現所述高于襯底表面的淺溝槽隔離結構過于狹窄的原因在于：在去除硬掩膜層和襯墊氧化層采用濕法去除，而襯墊氧化層與淺溝槽隔離結構采用的材料都為二氧化硅，在去除襯墊氧化層時同時會過多地去除部分高于襯底表面的淺溝槽隔離結構，使得高于襯底表面的淺溝槽隔離結構過于狹窄。

為此，本發明的發明人提供一種優化的淺溝槽隔離結構形成方法，請參考圖3，包括如下步驟：

步驟S101，提供表面形成有襯墊氧化層的襯底；

步驟S102，對所述襯墊氧化層進行摻雜離子注入，形成摻雜襯墊氧化層；

步驟S103，在所述摻雜襯墊氧化層表面形成硬掩膜層；

步驟S104，在所述硬掩膜層、摻雜襯墊氧化層和襯底內形成溝槽；

步驟S105，形成填充所述溝槽的填充介質層；

步驟S106，去除所述硬掩膜層，暴露出摻雜襯墊氧化層；

步驟S107，去除所述摻雜襯墊氧化層暴露出襯底。