[發(fā)明專利]適用于普通CMOS工藝的電荷傳輸電路及電荷傳輸控制開(kāi)關(guān)

有效

• 申請(qǐng)?zhí)枺?/td>: 201010291245.6
• 申請(qǐng)日: 2010-09-21
• 公開(kāi)（公告）號(hào): CN101977056A
• 公開(kāi)（公告）日: 2011-02-16
• 發(fā)明（設(shè)計(jì)）人: 陳珍海;季惠才;黃嵩人;吳俊;于宗光
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第五十八研究所
• 主分類號(hào): H03M1/12
• 分類號(hào): H03M1/12
• 代理公司: 無(wú)錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 曹祖良

1.一種電荷傳輸控制開(kāi)關(guān)，其特征是：包括一個(gè)NMOS開(kāi)關(guān)管和一個(gè)電壓比較器電路；所述電壓比較器電路的第一輸入端連接第一電荷存儲(chǔ)節(jié)點(diǎn)、第二輸入端連接第二電荷存儲(chǔ)節(jié)點(diǎn)、第三輸入端連接基準(zhǔn)電壓信號(hào)，電壓比較器電路的控制端連接電荷傳輸控制信號(hào)，電壓比較器電路的輸出端連接到NMOS開(kāi)關(guān)管的柵極；所述電壓比較器的輸入端對(duì)第一電荷存儲(chǔ)節(jié)點(diǎn)和第二電荷存儲(chǔ)節(jié)點(diǎn)的電壓差變化量進(jìn)行檢測(cè)，并將所述電壓差變化量和基準(zhǔn)電壓信號(hào)進(jìn)行比較，比較結(jié)果用于控制NMOS開(kāi)關(guān)管的開(kāi)和關(guān)。

2.如權(quán)利要求1所述電荷傳輸控制開(kāi)關(guān)，其特征是，在進(jìn)行一次電荷傳輸過(guò)程中所傳輸?shù)碾姾闪繚M足下式：

Q＝(Ci+Co)×ΔV/2

其中：

Q為電荷傳輸控制開(kāi)關(guān)在進(jìn)行一次電荷傳輸過(guò)程中所傳輸?shù)碾姾闪浚?/p>

Ci為第一電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容值；

Co為第二電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容值；

ΔV為電荷傳輸過(guò)程中第一和第二電荷存儲(chǔ)節(jié)點(diǎn)之間的電壓差變化量。

3.一種適用于普通CMOS工藝的電荷傳輸電路，其特征是：包括第一電荷存儲(chǔ)節(jié)點(diǎn)、第二電荷存儲(chǔ)節(jié)點(diǎn)、電荷傳輸控制開(kāi)關(guān)、第一電容和第二電容；

電荷傳輸控制開(kāi)關(guān)兩端分別連接到第一和第二電荷存儲(chǔ)節(jié)點(diǎn)；第一電容的底極板連接到第一電荷存儲(chǔ)節(jié)點(diǎn)，第一電容頂極板連接到第一電荷傳輸控制時(shí)鐘；第二電容的底極板連接到第二電荷存儲(chǔ)節(jié)點(diǎn)，第二電容頂極板連接到第二電荷傳輸控制時(shí)鐘；所述第一和第二電荷傳輸控制時(shí)鐘為相位相反時(shí)鐘。

4.如權(quán)利要求3所述適用于普通CMOS工藝的電荷傳輸電路，其特征是：若要電荷以電子負(fù)電荷的形式由第一電荷存儲(chǔ)節(jié)點(diǎn)向第二電荷存儲(chǔ)節(jié)點(diǎn)傳輸，則在第二電荷存儲(chǔ)節(jié)點(diǎn)和第一電荷存儲(chǔ)節(jié)點(diǎn)之間制造一個(gè)正的電壓差；若要電荷以正電荷的形式由第一電荷存儲(chǔ)節(jié)點(diǎn)向第二電荷存儲(chǔ)節(jié)點(diǎn)傳輸，則在第二電荷存儲(chǔ)節(jié)點(diǎn)和第一電荷存儲(chǔ)節(jié)點(diǎn)之間制造一個(gè)負(fù)的電壓差。

5.如權(quán)利要求3所述適用于普通CMOS工藝的電荷傳輸電路，其特征是：所述電荷傳輸控制開(kāi)關(guān)包括一個(gè)NMOS開(kāi)關(guān)管和一個(gè)電壓比較器電路；所述電壓比較器電路的第一輸入端連接第一電荷存儲(chǔ)節(jié)點(diǎn)、第二輸入端連接第二電荷存儲(chǔ)節(jié)點(diǎn)、第三輸入端連接基準(zhǔn)電壓信號(hào)，電壓比較器電路的控制端連接電荷傳輸控制信號(hào)，電壓比較器電路的輸出端連接到NMOS開(kāi)關(guān)管的柵極；所述電壓比較器的輸入端對(duì)第一電荷存儲(chǔ)節(jié)點(diǎn)和第二電荷存儲(chǔ)節(jié)點(diǎn)的電壓差變化量進(jìn)行檢測(cè)，并將所述電壓差變化量和基準(zhǔn)電壓信號(hào)進(jìn)行比較，比較結(jié)果用于控制NMOS開(kāi)關(guān)管的開(kāi)和關(guān)。

6.如權(quán)利要求3所述適用于普通CMOS工藝的電荷傳輸電路，其特征是，所述電荷傳輸控制開(kāi)關(guān)在進(jìn)行一次電荷傳輸過(guò)程中所傳輸?shù)碾姾闪繚M足下式：

Q＝(Ci+Co)×ΔV/2

其中：

Q為電荷傳輸控制開(kāi)關(guān)在進(jìn)行一次電荷傳輸過(guò)程中所傳輸?shù)碾姾闪浚?/p>

Ci為第一電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容值；

Co為第二電荷存儲(chǔ)節(jié)點(diǎn)的電荷存儲(chǔ)電容值；

ΔV為電荷傳輸過(guò)程中第一和第二電荷存儲(chǔ)節(jié)點(diǎn)之間的電壓差變化量。

7.一種適用于普通CMOS工藝的電荷加減傳輸電路，其特征是：包括第一電荷存儲(chǔ)節(jié)點(diǎn)、第二電荷存儲(chǔ)節(jié)點(diǎn)、電荷傳輸控制開(kāi)關(guān)、第一電容、第二電容和第三電容；

電荷傳輸控制開(kāi)關(guān)兩端分別連接到第一和第二電荷存儲(chǔ)節(jié)點(diǎn)；第一電容的底極板連接到第一電荷存儲(chǔ)節(jié)點(diǎn)，第一電容頂極板連接到第一電荷傳輸控制時(shí)鐘；第二電容的底極板連接到第二電荷存儲(chǔ)節(jié)點(diǎn)，第二電容頂極板連接到第二電荷傳輸控制時(shí)鐘；第三電容的底極板連接到第二電荷存儲(chǔ)節(jié)點(diǎn)，第三電容頂極板連接到電荷加減控制信號(hào)；所述第一和第二電荷傳輸控制時(shí)鐘為相位相反時(shí)鐘。