[發明專利]一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺

無效

• 申請號: 201010287722.1
• 申請日: 2010-09-19
• 公開（公告）號: CN101968960A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 毛峽;邵偉國
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G10L19/00
• 分類號: G10L19/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺，其特征在于：該硬件設計平臺包括五部分組成：

(1)多路實時編碼子系統，包括模擬運放輸入電路、ADC、FPGA、DSP及flash，其中模擬運放輸入電路負責將模擬音頻信號轉換為差分信號，以滿足ADC的輸入要求，ADC能夠同時完成4路模數轉換，flash存儲AAC編碼程序，DSP運行AAC編碼程序，與外圍器件之間的通信由FPGA負責；

(2)多路實時解碼子系統，包括模擬運放輸出電路、DAC、FPGA、DSP及flash，其中DAC能夠同時對4路數字音頻信號進行數模轉換，DAC輸出信號為差分信號，通過模擬運放輸出電路將差分信號轉換為模擬音頻信號，flash存儲AAC解碼程序，DSP運行AAC解碼程序，與外圍器件之間的通信由FPGA負責；

(3)電源模塊，外部輸入5V數字電源及±12V模擬電源，通過電源轉換芯片輸出數字電源1.2V、1.5V、3.3V，以及模擬電源5V和5V參考基準電源；

(4)外圍電路，LED指示燈，復位電路；

(5)接插件，多路音頻實時編解碼硬件設計平臺的所有元件都位于同一印刷電路板上，且在電路板上安裝32針和20針接插件，20針接插件用于模擬音頻的輸入輸出及模擬電源輸入，32針接插件用于AAC碼流的輸入輸出及數字電源輸入。

2.根據權利要求1所述的一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺，其特征在于：所述的多路實時編碼子系統：模擬運放輸入電路由TI公司的4片全差分運放芯片OPA1632與1片運放芯片OPA2134組成，實現將4路模擬音頻信號轉換為4路差分信號，ADC采用TI公司的PCM4204，FPGA采用Altera公司的Cyclone?EP1C12F256C8N，DSP采用TI公司的TMS320C6727B，flash采用SPANSION公司的S29GL512N。

3.根據權利要求1所述的一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺，其特征在于：所述的多路實時解碼子系統：模擬運放輸出電路由TI公司的2片運放芯片OPA2134組成，完成4路差分信號到4路模擬音頻信號的轉換，DAC采用TI公司的PCM4104，FPGA采用Altera公司的Cyclone?EP1C12F256C8N，DSP采用TI公司的TMS320C6727B，flash采用SPANSION公司的S29GL512N。

4.根據權利要求1所述的一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺，其特征在于：所述的電源模塊：外部輸入5V數字電源，作為TI公司電源集成模塊PT6944A與PT6943A的輸入，PT6944A輸出1.2V/6A與3.3V/6A為DSP電源，PT6943A輸出1.5V/6A與3.3V/6A為FPGA電源，其中3.3V同時為電路板上其它3.3V的元器件(不包括DSP，DSP由PT6944A獨立供電)供電，外部輸入±12V模擬電源為運放OPA1632與OPA2134的電源，其中+12V同時作為Linear?Technology公司電源轉換芯片LT1085與LTC6652的輸入，LT1085輸出5V/3A作為ADC、DAC的模擬電源，LTC6652輸出5V作為DAC的參考基準電源。

5.根據權利要求1所述的一種基于FAAC及FAAD2的多路音頻實時編解碼硬件設計平臺，其特征在于：所述的外圍電路：復位電路由TI公司的TPS3823-33Q復位芯片組成，其輸出作為多路實時編解碼子系統中FPGA的輸入，FPGA接收到復位信號后，對FPGA、ADC、DAC、DSP及flash進行復位。