[發明專利]具有自對準硅化物接觸的功率器件及其制造方法

有效

• 申請號: 201010277131.6
• 申請日: 2010-09-09
• 公開（公告）號: CN101964355A
• 公開（公告）日: 2011-02-02
• 發明（設計）人: 唐納德·R·迪斯尼;奧格杰·米歷克
• 申請（專利權）人: 成都芯源系統有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 徐宏;詹永斌

技術領域

本發明涉及半導體器件及其工藝，更具體地，本發明涉及功率器件及其制造。

背景技術

功率器件，例如金屬氧化物半導體場效應晶體管(MOSFET)、絕緣柵雙極性晶體管(IGBT)、超結MOSFET、垂直結構雙擴散金屬氧化物半導體器件(VDMOS)、垂直結構金屬氧化物半導體器件(VMOS)等通常具有眾多優良的器件特性，例如，較高的擊穿電壓，較大的安全工作區(SOA)，較低的導通電阻等。另外，功率器件還具有較低的生產成本和較高的產量等優點。

典型的VDMOS器件(未示出)可以包括與多晶硅柵相對準的P型體區。在所述P型體區內可以形成N+型源區和P+型體接觸區。典型VDMOS的安全工作區同N+型源區的長度成反比關系，即N+型源區的長度越短則安全工作區越大。然而，典型的N+型源區的長度受到掩蔽工藝(例如光刻)和對準工藝的容差限制。

而典型的VDMOS制造工藝中包括在其它工藝步驟之前和/或其它工藝步驟(例如淀積、擴散、刻蝕等)之間進行多步光刻以對晶圓(wafer)進行掩蔽的步驟。因而，在傳統VDMOS器件中很難獲得較大的安全工作區。因此，減少掩蔽步驟將有利于降低成本和提高產量。

發明內容

針對現有技術中的一個或多個問題，本發明的一個目的是提供一種具有自對準硅化物接觸的功率器件及其制造方法。

在本發明一個方面，提出了一種功率器件，包括：初始層；在所述初始層上形成的體接觸區；柵區，和所述初始層被柵氧層隔開；隔離側墻，至少基本上對準于所述柵區和所述體接觸區的邊緣之間；柵硅化物層，形成于所述柵區之上；以及體接觸硅化物層，形成于所述體接觸區之上。

在本發明的另一個方面，提出了另一種功率器件，包括：半導體襯底；位于所述半導體襯底上的外延層，所述外延層具有第一表面，并且內部至少包括一個體接觸區、一個源區和一個體區，其中，所述體區至少基本上包括所述體接觸區和所述源區；位于所述第一表面上的柵區，其中，所述柵區被柵介質層同所述外延層隔開；隔離側墻，至少基本上對準于所述柵區和所述體接觸區的邊緣之間；柵硅化物層，形成于所述柵區之上；體接觸硅化物層，形成于所述體接觸區之上；以及耦接在所述體接觸硅化物層之上的電極。

在本發明的又一個方面，提出了一種制造功率器件的方法，包括：在襯底上制作外延層；在所述外延層上制作柵氧層；在所述柵氧層上制作多晶硅柵區；制作隔離側墻，所述隔離側墻至少基本上自對準于所述多晶硅柵區的邊緣；以及以下步驟(a)、(b)、(c)中的一步或者多步：(a)在所述多晶硅柵區和所述外延層上制作硅化物層，所述硅化物層至少基本上自對準于所述隔離側墻；(b)在所述外延層內注入形成體接觸區；(c)在所述外延層內進行刻蝕，所述刻蝕至少基本上自對準于隔離側墻。

利用本發明實施例，提供的功率器件增加自對準工藝步驟而減少了掩蔽工藝步驟，從而提高了功率器件的控制精度，增大了功率器件的產量并降低了其生產成本。

附圖說明

下列附圖涉及有關本發明非限制性和非窮舉性的實施例的描述。除非另有說明，否則同樣的數字和符號在整個附圖中代表同樣的部分。附圖無需按比例畫出。另外，圖中所示相關部分尺寸可能不同于說明書中敘述的尺寸。為更好地理解本發明，下述細節描述以及附圖將被提供以作為參考。

圖1為根據本發明一個實施例的垂直結構功率器件的橫截面示意圖。

圖2A-2H為根據本發明實施例制作圖1所示垂直結構功率器件的一種工藝方法示意圖。

圖3為根據本發明另一實施例制作垂直結構功率器件的另一種工藝方法示意圖。

具體實施方式

本發明的實施例公開了一種改進的具有自對準硅化物接觸的功率器件以及制作該功率器件的方法。在下文中，本發明的實施例以垂直結構功率器件為例對功率器件及其制作方法進行描述。然而，本技術領域所屬技術人員應當理解，以下描述也適用于其它功率器件。垂直結構功率器件包括在柵區和體接觸區上形成的接觸，所述形成接觸的步驟由至少基本實現自對準的硅化物(例如，自對準硅化物Salicide)工藝實現。垂直結構功率器件還可包括一個或多個隔離側墻，每個隔離側墻至少在柵區和體接觸區的邊緣之間被對準。體接觸區可以通過至少基本自對準于隔離側墻的方式注入器件內部而形成。本方法還可包括至少基本自對準的硅刻蝕工藝。