[發明專利]顯示裝置及控制其柵極脈沖調制的方法

有效

• 申請號: 201010274526.0
• 申請日: 2010-09-03
• 公開（公告）號: CN102110405A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 趙南旭
• 申請（專利權）人: 樂金顯示有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種顯示裝置，包括：

顯示面板，在該顯示面板中數據線和柵極線彼此交叉；

時序控制器，其構造成輸出單個柵極脈沖調制控制信號(FLK信號)和依次延遲的I相位柵極移位時鐘，其中I是大于等于2的整數；

FLK分割電路，其構造成分割所述單個FLK信號，以輸出J個FLK信號，其中J是大于等于2并小于I的整數；

數據驅動電路，其構造成將數字視頻數據轉換為數據電壓，以將所述數據電壓供給到所述數據線；和

柵極驅動電路，其構造成通過對所述柵極移位時鐘的電壓進行電平轉換而產生柵極脈沖，以響應于所分割的FLK信號調制所述柵極脈沖的下降沿電壓，并將所調制的柵極脈沖依次供給到所述柵極線。

2.根據權利要求1所述的顯示裝置，其中所述柵極移位時鐘彼此至少局部重疊，并且

其中第N個柵極移位時鐘與第(N-1)個柵極移位時鐘的后部重疊預定時間，并與第(N+1)個柵極移位時鐘的前部重疊預定時間，其中N是正整數。

3.根據權利要求2所述的顯示裝置，其中所述單個FLK信號的頻率為每個所述柵極移位時鐘的頻率的I倍。

4.根據權利要求3所述的顯示裝置，其中所述柵極移位時鐘包括依次延遲的第一到第六柵極移位時鐘，并且

其中所述FLK分割電路包括：

第一FLK分割電路，其構造成對所述單個FLK信號、第N個柵極移位時鐘和第(N+2)個柵極移位時鐘進行與操作，由此產生第一到第六FLK信號；和

第二FLK分割電路，其構造成對第一FLK信號和第四FLK信號進行或操作，以產生第I個FLK信號；對第二FLK信號和第五FLK信號進行或操作，以產生第II個FLK信號；并對第三FLK信號和第六FLK信號進行或操作，以產生第III個FLK信號。

5.根據權利要求4所述的顯示裝置，其中所述第一到第六FLK信號具有與所述柵極移位時鐘相同的相位差，并大致具有與所述柵極移位時鐘相同的頻率，且

其中每個所述第I到第III個FLK信號的頻率為每個所述第一到第六FLK信號的頻率的兩倍。

6.根據權利要求5所述的顯示裝置，其中所述柵極驅動電路包括：

第一柵極脈沖調制電路，其構造成響應于所述第I個FLK信號和第一柵極移位時鐘輸出第一柵極脈沖，并在所述第I個FLK信號的下降沿與所述第一柵極移位時鐘的下降沿之間將所述第一柵極脈沖的電壓降低到預定柵極調制高電壓；

第二柵極脈沖調制電路，其構造成響應于所述第II個FLK信號和第二柵極移位時鐘輸出第二柵極脈沖，并在所述第II個FLK信號的下降沿與所述第二柵極移位時鐘的下降沿之間將所述第二柵極脈沖的電壓降低到所述柵極調制高電壓；

第三柵極脈沖調制電路，其構造成響應于所述第III個FLK信號和第三柵極移位時鐘輸出第三柵極脈沖，并在所述第III個FLK信號的下降沿與所述第三柵極移位時鐘的下降沿之間將所述第三柵極脈沖的電壓降低到所述柵極調制高電壓；

第四柵極脈沖調制電路，其構造成響應于所述第I個FLK信號和第四柵極移位時鐘輸出第四柵極脈沖，并在所述第I個FLK信號的下降沿與所述第四柵極移位時鐘的下降沿之間將所述第四柵極脈沖的電壓降低到所述柵極調制高電壓；

第五柵極脈沖調制電路，其構造成響應于所述第II個FLK信號和第五柵極移位時鐘輸出第五柵極脈沖，并在所述第II個FLK信號的下降沿與所述第五柵極移位時鐘的下降沿之間將所述第五柵極脈沖的電壓降低到所述柵極調制高電壓；以及

第六柵極脈沖調制電路，其構造成響應于所述第III個FLK信號和第六柵極移位時鐘輸出第六柵極脈沖，并在所述第III個FLK信號的下降沿與所述第六柵極移位時鐘的下降沿之間將所述第六柵極脈沖的電壓降低到所述柵極調制高電壓，

其中所述柵極脈沖都在柵極高電壓與柵極低電壓之間變化并以與所述柵極移位時鐘相同的相位差依次延遲，并且所述柵極調制高電壓高于所述柵極低電壓并低于所述柵極高電壓。