[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201010273338.6
• 申請日: 2008-09-23
• 公開（公告）號: CN101969053A
• 公開（公告）日: 2011-02-09
• 發明（設計）人: 蔡佳倫;倪慶羽;陳志杰;錢文正
• 申請（專利權）人: 精材科技股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/60
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陶鳳波

本申請是精材科技股份有限公司于2008年9月23日申請的名稱為“半導體裝置及其制造方法”、申請號為200810165777.8的發明專利申請的分案申請。

技術領域

本發明涉及一種半導體裝置及其制造方法，更特別而言，涉及一種影像感測器裝置及其制造方法。

背景技術

在半導體的晶圓級封裝工藝中，會形成一后保護層互連結構(post?passivation?interconnection，PPI)，進行晶片(die)上的焊接點重布，通過晶片表面積的有效利用而縮減晶片封裝體的體積。該后保護層互連結構通常包含一重布線路層及其保護層，上述重布線路層的一端子則未被其保護層所覆蓋。該后保護層互連結構往往會因重布線路層及其保護層之間的密接性不佳、及重布線路層的端子對外連接的連接結構與該端子的密接性不佳，而造成已封裝的半導體裝置可靠度不佳的問題。

另一方面，隨著半導體晶片中電路密度的增加與尺寸的縮減，其中金屬導線圖形的層數亦必須增加、間距亦須減小，以有效地連接半導體晶片中各分離的元件。多層被稱作層間介電層(inter-layer?dielectric；ILD)的絕緣膜或絕緣材料被用來分離不同層的金屬互連。氧化硅常用作ILD層，其介電常數為4.0～4.5(真空為1)。然而，隨著金屬導線間距的縮減，由于電容值反比于導線間距，所以層內或層間的電容值也隨之增加，從而增加RC延遲的時間。由于RC延遲的時間會對電路中信號傳遞的時間造成不良影響，因此，需要減小金屬導線間的絕緣材料的介電常數以減少RC延遲的時間，而增進電路的效能例如時脈的反應。

當介電常數小于3的絕緣材料，通常稱為低介電常數材料，用作金屬導線間的層間介電層時，其與金屬間的黏著強度會低于氧化硅與金屬之間的黏著強度。因此，在半導體封裝工藝中或是已封裝的半導體裝置的后續應用的過程中，常常發生因外在的機械應力而導致低介電常數材料的層間介電層發生剝離，進而損及該裝置的效能，甚至使該裝置失效。

發明內容

有鑒于此，本發明的一較佳實施例提供一種半導體裝置及其制造方法，可通過重布線路層及其保護層之間的密接性的提升及保護層結構的改善，而提升半導體裝置的可靠度。

本發明的另一較佳實施例提供一種半導體裝置及其制造方法，可通過緩沖外來的機械應力而避免或減少低介電常數材料的層間介電層發生剝離的問題。

本發明的一較佳實施例提供本發明公開的一種半導體裝置，包含：半導體晶片，具有第一表面；導電電極，曝露于該第一表面；保護層，覆蓋該半導體晶片，該保護層具有貫穿的保護層開口位于該導電電極上；重布線路層，在該保護層上，該重布線路層經由該保護層開口電連接該導電電極，該重布線路層具有鋁層；鎳/金層，在該重布線路層的該鋁層的上表面；以及防焊層，在該保護層與該重布線路層上，曝露出該重布線路層的一端子及其上方的該鎳/金層。

本發明的另一較佳實施例提供一種半導體裝置，包含：半導體晶片，具有第一表面；第一導電電極和第二導電電極，曝露于該第一表面；保護層，在該半導體晶片的該第一表面上，該保護層具有貫穿的第一保護層開口和貫穿的第二保護層開口，分別位于該第一導電電極上和該第二導電電極上；金屬層，嵌于該保護層中，該金屬層電連接該第二導電電極、但通過該保護層與該第一導電電極電隔離；第一重布線路層，在該保護層上，該第一重布線路層經由該第一保護層開口電連接該第一導電電極，該第一重布線路層具有第一鋁層；鎳/金層，位于該第一重布線路層的上表面；第二重布線路層，在該保護層上，該第二重布線路層經由該第二保護層開口電連接該第二導電電極，該第二重布線路層具有第二鋁層；鎳/金層，在該第一重布線路層的該第一鋁層的上表面與該第二重布線路層的該第二鋁層的上表面；以及防焊層，在該保護層、該第一重布線路層和該第二重布線路層上，曝露出該第一重布線路層的第一端子及其上方的該鎳/金層、以及該第二重布線路層的第二端子及其上方的該鎳/金層。