[發明專利]一種提取有效柵極長度的方法

有效

• 申請號: 201010271192.1
• 申請日: 2010-09-01
• 公開（公告）號: CN102386116A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 韋敏俠;張瑛
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01B7/02
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及半導體測試的方法，具體涉及一種有效柵極長度提取的方法。

背景技術

在集成電路領域中，特征尺寸代表了器件能夠實現的最小尺寸，特征尺寸不僅影響到電路的集成度，并且對器件的性能影響很大，因而器件在使用之前必須確定其特征尺寸。

對于MOS晶體管來說，有效柵極長度是工藝過程中一個重要的特征尺寸。在MOS晶體管集成電路流片之前，首先會先設計器件相應的版圖(Layout)，其中最重要的部分包括設計MOS晶體管的柵極長度(Poly?CD或Drawn?PolyCD)。由于在實際微電子工藝制作過程中，存在各種工藝誤差，會導致原先設計的柵極長度(Poly?CD)與實際工藝上所能達到的有效柵極長度(Effective?Poly?CD)尺寸存在一定的誤差。為了消除有效柵極長度與設計柵極長度的不同對后續工藝以及器件使用的影響，需要在后續工藝中需要進一步測試器件的有效柵極長度，以便得到MOS器件實際上制作的柵極長度。

現有技術中，經常通過電子顯微鏡或掃描電鏡的方式直接測試有效柵極長度。但由于使用的是物理的測試方法，一般需要額外的制作測試圖形并且直接對樣品進行測試。這種測試方法需要對樣品劃片，容易造成器件浪費，增加測試難度，提高成本增加。

發明內容

本發明要解決的技術問題是一種提取有效柵極長度的方法，該方法通過間接測試電容的方式得到有效柵極長度，從而減少器件浪費，降低測試的成本，提高測試速度。

為解決上述技術問題，本發明提供的一種提取有效柵極長度的方法，該方法包括：提供一參考MOS晶體管，所述參考MOS晶體管的參數包括總電容C_ta、單位電容C_ua、以及版圖設計參數柵極長度L_a、柵極的數目N_a，以及柵極寬度W_a；提供一待測MOS晶體管，所述待測MOS晶體管的參數包括有效柵極長度L_b、總的MOS晶體管總電容C_tb、單位電容C_ub、以及版圖設計參數柵極的數目N_b、柵極寬度W_b；其特征在于，所述柵極長度L_a視為所述參考MOS晶體管的有效柵極長度；所述參考MOS晶體管與待測MOS晶體管在同一工藝流程中進行；所述有效柵極長度L_b為：

L_b＝(N_a×L_a×W_a×C_tb)/(N_b×W_b×C_ta)

進一步地，所述總電容C_ta和總電容C_tb在MOS晶體管制作工藝完成后測試得到。

進一步地，所述柵極長度L_a的大于等于1微米。

進一步地，所述柵極長度L_a的可以為2微米、5微米、8微米、10微米。

進一步地，所述參考MOS晶體管與待測MOS晶體管制作在同一硅片上。

進一步地，所述柵極寬度W_a與柵極寬度W_b的尺寸均大于等于1微米。所述柵極寬度W_a與柵極寬度W_b的設計尺寸相等時，所述有效柵極長度L_b為：

L_b＝(N_a×L_a×C_tb)/(N_b×C_ta)

本發明提供的一種提取有效柵極長度的方法，該方法利用較大大尺寸(一般為1微米以上)的柵極長度的參考器件，得到小尺寸下(1微米以下)的有效柵極長度。該方法通過將長度的計算轉化為電容的測量，而電容的測試遠比直接用樣品物理方法測試簡單，因此本實施例的方法有利于減少器件浪費，降低測試的成本，提高有效柵極長度的測試速度。

附圖說明

圖1本實施例中所討論的MOS晶體管，其中，

11——柵極；12——源極；13——漏極；

14——襯底；15——柵氧化層；

16——柵源電容C_gso；17——柵襯底電容C_gg；18——柵漏電容C_gdo。

圖2本實施例所設計的參考版圖100。