[發明專利]一種低電壓帶隙基準源產生電路

無效

• 申請號: 201010269350.X
• 申請日: 2010-09-01
• 公開（公告）號: CN102385412A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 湯華蓮;莊奕琪;胡濱;趙輝;李勇強
• 申請（專利權）人: 國民技術股份有限公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 楊立

1.一種低電壓帶隙基準源產生電路，包括啟動電路和與其電連接的帶隙基準源產生電路，所述帶隙基準源產生電路包括運算放大器、偏置電流產生電路和分壓電路，所述運算放大器的輸出端與偏置電流產生電路電連接，所述運算放大器的正相輸入端和負相輸入端與分壓電路電連接，所述偏置電流產生電路與分壓電路電連接，其特征在于：

所述分壓電路包括電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3、電阻R4、電阻R5、三極管Q1和三極管Q2；

所述電阻R1A的一端、運算放大器負相輸入端和偏置電流產生電路電連接于節點A；

所述電阻R1B的一端、運算放大器正相輸入端和偏置電流產生電路電連接于節點B；

所述電阻R4的一端和偏置電流產生電路電連接于節點E，所述節點E引出帶隙基準源產生電路的輸出端；

所述電阻R1A的另一端、電阻R2A的一端和三極管Q1的發射極電連接；

所述電阻R1B的另一端、電阻R2B的一端、電阻R3的一端和電阻R5的一端電連接；

所述電阻R3的另一端、電阻R5的另一端和三極管Q2的發射極電連接；

所述電阻R4的另一端、電阻R2A的另一端、電阻R2B的另一端、三極管Q1的基極、三極管Q1的集電極、三極管Q2的基極和三極管Q2的集電極均接地。

2.根據權利要求1所述的低電壓帶隙基準源產生電路，其特征在于：所述電阻R1A和電阻R1B的電阻值相等，所述電阻R2A和電阻R2B的電阻值相等。

3.根據權利要求1所述的低電壓帶隙基準源產生電路，其特征在于：所述電阻R1A、電阻R1B、電阻R2A、電阻R2B、電阻R3和電阻R4具有正溫度系數，所述電阻R5具有負溫度系數。

4.根據權利要求1所述的低電壓帶隙基準源產生電路，其特征在于：所述運算放大器為單端輸出運算放大器。

5.根據權利要求1至4任一項所述的低電壓帶隙基準源產生電路，其特征在于：

所述偏置電流產生電路包括晶體管M1A、晶體管M1B和晶體管M1C；

所述晶體管M1A的柵極、晶體管M1B的柵極和晶體管M1C的柵極均與所述運算放大器的輸出端電連接；

所述晶體管M1A的漏極與節點A電連接；

所述晶體管M1B的漏極與節點B電連接；

所述晶體管M1C的漏極與節點E電連接；

所述晶體管M1A的源極、晶體管M1B的的源極和晶體管M1C的源極均與電源VDD電連接。

6.根據權利要求5所述的低電壓帶隙基準源產生電路，其特征在于：所述晶體管M1A、晶體管M1B和晶體管M1C均為PMOS晶體管。

7.根據權利要求6所述的低電壓帶隙基準源產生電路，其特征在于：所述晶體管M1A、晶體管M1B和晶體管M1C的尺寸相同。

8.根據權利要求1至4任一項所述的低電壓帶隙基準源產生電路，其特征在于：

所述啟動電路包括PMOS晶體管MS1、NMOS晶體管MS2和NMOS晶體管MS3；

所述PMOS晶體管MS1的源極與電源VDD電連接；

所述PMOS晶體管MS1的柵極、PMOS晶體管MS1的漏極、NMOS晶體管MS2的漏極和NMOS晶體管MS3的柵極電連接；

所述NMOS晶體管MS3的漏極與所述運算放大器的輸出端電連接；

所述NMOS晶體管MS2的柵極與所述節點A電連接；

所述NMOS晶體管MS2的源極和NMOS晶體管MS3的源極接地。