[發明專利]鰭式場效應晶體管的摻雜方法

無效

• 申請號: 201010263807.6
• 申請日: 2010-08-25
• 公開（公告）號: CN102237278A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 蔡俊雄;黃玉蓮;余德偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/225
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

技術領域

本發明涉及集成電路裝置，尤其涉及一種鰭式場效應晶體管(finfield-effect?transistor，FinFET)的摻雜方法。

背景技術

在快速進步的半導體制造工業中，互補型金屬氧化物半導體(complementary?metal?oxide?semiconductor，CMOS)FinFET裝置可用于許多邏輯及其他應用，且整合成為各種不同的半導體裝置。FinFET裝置一般包括具有高深寬比的半導體鰭板，在鰭板中形成晶體管的溝道及源極/漏極區。在部分鰭板裝置上方及沿著其側邊處形成柵極可增加溝道及源極/漏極部分的表面積，以制作更快速、更可靠且控制更佳的半導體晶體管裝置。FinFETs更進一步的優點包括減少短溝道效應及增加電流量。

然而目前的FinFET科技已面臨挑戰。例如通常以離子注入法形成輕摻雜漏極(lightly?doped?drain，LDD)區，而離子注入法會造成鰭板非共形(non-conformal)的摻雜輪廓(如：在鰭板頂的摻雜較離基板近的鰭板底的摻雜重)。此非共形的摻雜輪廓可造成的問題包括開啟相關非一致的裝置(associated?non-uniform?device)。利用傾斜注入(tilt?implant)的缺點為光致抗蝕劑高度所引發的陰影效應(shadowing?effect)及預先非晶化離子注入(preamorphization?implantation，PAI)引發的孿晶界效應(twin?boundary?effect)。

因此，有需要改善FinFET元件的制作方法。

發明內容

為克服上述現有技術的缺陷，本發明提供一種摻雜鰭式場效應晶體管的方法，包括：提供一基板，該基板包括一半導體鰭板形成于該基板的一表面上，其中該半導體鰭板具有一頂表面及側壁；沉積一包括摻質的富摻質層于該半導體鰭板的該頂表面及側壁上；沉積一蓋層在該富摻質層上；以及該基板回火以將該摻質由該富摻質層趨入該半導體鰭板中。

一種摻雜鰭式場效應晶體管的方法，包括：形成一硬掩模覆蓋一基板的一第一半導體鰭板而露出該基板的一第二半導體鰭板；沉積一包括摻質的富摻質層在該第二半導體鰭板的一頂表面及側壁上；沉積一蓋層以覆蓋該富摻質層；以及進行一回火工藝以將該摻質由該富摻質層趨入該第二半導體鰭板中。其中更包括：形成另一硬掩模覆蓋該第二半導體鰭板而露出該第一半導體鰭板；沉積包含另一摻質的另一富摻質層在該第一半導體鰭板的該頂表面及該側壁上，其中該另一摻質及在該第二半導體鰭板的該摻質為相反類型；沉積另外一蓋層以覆蓋該另外富摻質層；以及進行另一回火工藝以將該另一的摻質趨入該第一半導體鰭板中。

本發明的多種實施例可改善傳統LDD工藝的缺點。例如，在不同實施例中形成富摻質層、形成蓋層以及將雜質趨入LDD區以達所需厚度卻不用顧慮陰影效應及PAI孿晶界缺陷的回火工藝。因此，可改善裝置的電性。

為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下：

附圖說明

圖1～圖8顯示根據一實施例在基板上制作FinFET結構時的不同階段。

圖9為顯示用來執行一實施例所述方法的設備。

圖10顯示在富摻質層的沉積時施以DC及RF偏壓的示意圖。

圖11為根據一實施例制作FinFET結構的方法流程圖。

其中，附圖標記說明如下：

500～根據本發明一實施例制作FinFET結構的方法

501，503，505，507，509，511，513，515～工藝步驟

105～第一鰭板107～第二鰭板

101～基板103～淺溝槽隔離區

111～第一鰭板的頂表面109～第一鰭板的側壁

115～第二鰭板的頂表面113～第二鰭板的側壁

100～第一裝置區200～第二裝置區

117～柵極介電層119～電極層

123，127～柵極121，125～柵極介電材料

129～硬掩模10～晶片

300～設備302～反應室

304，306～電源131～富摻質層

308～等離子體133～蓋層

135，137～LDD區

具體實施方式

圖1至圖8為制作FinFET的不同階段的透視及剖面圖。圖11描述根據本發明一實施例制作FinFET結構的方法500的流程圖。