[發明專利]可快速測試的圓片以及圓片測試方法

無效

• 申請號: 201010262899.6
• 申請日: 2010-08-23
• 公開（公告）號: CN101996991A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 馬思平
• 申請（專利權）人: 精準類比有限責任公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/66
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;祁建國

技術領域

本發明關于一種圓片，特別是可快速測試的圓片。

背景技術

自從集成電路(Integrated?Circuit)問世自今，已有半世紀左右的歷史。隨著科技的演進，各種集成電路的技術不斷推陳出新。根據集成電路發展歷史的演進，可觀查出相同面積的集成電路可容納的晶體管數目，約每十八個月即會成長一倍。此一現象稱之為摩爾定律。摩爾定律提供了一個很重要的觀察指標，也就是集成電路的發展是呈現指數性的成長。隨著集成電路的快速發展，各種應用于集成電路的科技也隨之應運而生，比如說微處理器、數字信號處理器等。這些應用集成電路的科技產品，也帶動了隨后的信息革命，改變了當今世界的風貌。

集成電路的生產利用圓片(wafer)作為制造的載體。圓片在經過圓片制成的技術處理之后，圓片上形成有多個芯片(dies)。這些芯片經過切割以及封裝之后，就成為了我們常見的集成電路。圓片按其直徑分為4英寸、5英寸、6英寸、8英寸等規格，近來發展出12英寸甚至研發更大規格。圓片的尺寸越大時，同一圓片上的芯片也就越多。因此，生產集成電路時，使用尺寸越大芯片作為生產的載體，平均每一集成電路的成本也就愈低。此外，根據使用制程技術的不同，同一尺寸上的圓片可形成的芯片數也會不同。舉例而言，若是使用45納米的制程技術，于相同尺寸的圓片形成的芯片數目，約略為使用60納米制程技術的兩倍。

在每一片圓片生產完畢之后，此圓片上的每一個芯片都需要經過測試，以確認此芯片的功能是正常的。然而，同一圓片上形成的芯片越多時，代表測試此一圓片將要花費掉更多的時間。根據摩爾定律的觀察，集成電路的發展是呈現指數性的成長。由于目前所使用的方法，大多是對于每一個芯片逐一測試。因此，我們可以合理的推測，圓片的測試時間也隨之呈現大幅度的增加。測試時間的耗費，可能會大幅延緩產品的上市時間。對于廠商而言，產品上市時間的延后，可能會造成廠商的巨額損失。

發明內容

鑒于以上的問題，本發明提出一種可快速測試的圓片以及圓片測試方法，進以縮短圓片測試時所耗費的時間。

在本發明一實施例或是多個實施例中，此圓片包括多個芯片、一切割區域(scribe?line?area)以及多個測試墊(testing?pad)。每一芯片包括多個待測點(testing?point)。待測點為接線墊(bonding?pad)或是芯片內部線路的一個電極。此內部電極僅用以連接內部線路，并不一定會連接至外部的接線墊。當芯片從圓片上與其它芯片分離時，此圓片在切割區域上進行圓片切割(wafer?sawing)。多個測試墊，配置于切割區域。至少一芯片的至少部分待測點以電性連接至多個測試墊。

在本發明一實施例或是多個實施例中，測試墊呈一列的或多列的方式排列。

在本發明一實施例或是多個實施例中，每一芯片的未與多個測試墊相連的接線墊以及測試墊呈一列或多列的方式排列。部分的接線墊以及部份的測試墊安排給在芯片測試時提供測試探針(testing?probe)接觸。

在本發明一實施例或是多個實施例中，在進行測試時，一部分或是全部的測試墊可被排列以被測試探針連接。

在本發明一實施例或是多個實施例中，可快速測試的圓片另包括至少一隔離組件。此隔離組件電性連接于一個測試墊與一個測試點之間。隔離組件可為隔離器(isolator)或是緩沖放大器(buffer?amplifier)。

在本發明一實施例或是多個實施例中，此圓片包括至少一芯片群組、多個接線墊、一切割區域以及配置于切割區域上的多個測試墊。

每一芯片群組包括多個芯片，每一芯片包括多個待測點。切割區域用以分割最少兩個芯片。至少一測試墊與至少一待測點經由一電子開關模塊相連。

在本發明一實施例或是多個實施例中，至少一芯片群組包括多個芯片。至少一芯片包括多個測試點。至少一芯片的一測試點電性連接至少一電子開關模塊與至少一地址譯碼器。

在本發明一實施例或是多個實施例中，同一芯片群組中的至少一個芯片的多個待測點經由多個電子開關模塊以電性連接至多個測試墊。

在本發明一實施例或是多個實施例中，至少一接線墊或是至少一測試墊，我們定義部分的測試墊或接線墊在測試時提供地址信號的通路。至少一接線墊電性連接至對應每一芯片的地址譯碼器。

在本發明一實施例或是多個實施例中，對應每一芯片的地址譯碼器皆對應有不同的地址碼。使用不同的地址碼，可以將測試墊分別的電性導通到對應的芯片的待測點。

在本發明一實施例或是多個實施例中，對應每一芯片的地址譯碼器皆對應有不同的地址碼以及一組至數組的群組碼。