[發(fā)明專利]一種脈沖調(diào)制電路

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010262802.1
• 申請(qǐng)日: 2010-08-24
• 公開（公告）號(hào): CN101937639A
• 公開（公告）日: 2011-01-05
• 發(fā)明（設(shè)計(jì)）人: 葉啟龍
• 申請(qǐng)（專利權(quán)）人: 友達(dá)光電股份有限公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G09G3/36
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 曾紅

1.一種脈沖調(diào)制電路，適用于產(chǎn)生柵極驅(qū)動(dòng)信號(hào)，所述脈沖調(diào)制電路包括：

輸入單元，用于提供輸入電壓；

電壓轉(zhuǎn)換單元，包括：

第一晶體管，其柵極電性連接至所述輸入電壓，其源極電性連接至第一閾值電壓；

第二晶體管，其柵極通過(guò)反相器電性連接至所述輸入電壓，其源極電性連接至所述第一閾值電壓；

第三晶體管，其柵極電性連接至所述第二晶體管的漏極，其源極電性連接至所述第一晶體管的漏極，其漏極電性連接至第二閾值電壓；以及

第四晶體管，其柵極電性連接至所述第一晶體管的漏極，其源極電性連接至所述第二晶體管的漏極，其漏極電性連接至所述第二閾值電壓；

緩沖單元，具有一輸入端和一輸出端，所述輸入端電性連接至所述第一晶體管的漏極；以及

互補(bǔ)模塊，包括一NMOS晶體管和一PMOS晶體管，所述NMOS晶體管和PMOS晶體管各自的柵極、漏極分別對(duì)應(yīng)連接，所述NMOS晶體管的源極通過(guò)一調(diào)節(jié)電阻而電性連接至所述第一閾值電壓，以及所述PMOS晶體管的源極電性連接至所述第二閾值電壓。

2.如權(quán)利要求1所述的脈沖調(diào)制電路，其特征在于，所述緩沖單元包括第五晶體管和第六晶體管，其中，所述第五晶體管的柵極電性連接至所述緩沖單元的輸入端和所述第六晶體管的柵極，所述第五晶體管的漏極電性連接至所述緩沖單元的輸出端和所述第六晶體管的漏極，并且所述第五晶體管的源極接至所述第二閾值電壓以及所述第六晶體管的源極接至所述第一閾值電壓。

3.如權(quán)利要求2所述的脈沖調(diào)制電路，其特征在于，所述第五晶體管的柵極為低電平有效，并且所述第六晶體管的柵極為高電平有效。

4.如權(quán)利要求1所述的脈沖調(diào)制電路，其特征在于，所述互補(bǔ)模塊通過(guò)另一反相器電性連接至所述緩沖單元的輸出端。

5.如權(quán)利要求1所述的脈沖調(diào)制電路，其特征在于，所述NMOS晶體管的漏極電性連接至所述PMOS晶體管的漏極和一柵極驅(qū)動(dòng)器，以產(chǎn)生所述柵極驅(qū)動(dòng)信號(hào)。

6.如權(quán)利要求5所述的脈沖調(diào)制電路，其特征在于，當(dāng)來(lái)自所述輸入單元的輸入電壓為低電平時(shí)，所述第二晶體管和第三晶體管導(dǎo)通且第一晶體管和第四晶體管截止，所述緩沖單元的輸出端輸出所述第一閾值電壓。

7.如權(quán)利要求5所述的脈沖調(diào)制電路，其特征在于，當(dāng)來(lái)自所述輸入單元的輸入電壓為高電平時(shí)，所述第一晶體管和第四晶體管導(dǎo)通且第二晶體管和第三晶體管截止，所述緩沖單元的輸出端輸出所述第二閾值電壓。

8.如權(quán)利要求5所述的脈沖調(diào)制電路，其特征在于，所述脈沖調(diào)制電路還包括一電容，所述電容的一端電性連接至所述NMOS晶體管和PMOS晶體管各自的漏極以及所述柵極驅(qū)動(dòng)器，所述電容的另一端接地。