[發(fā)明專利]具有改進(jìn)連接的基板通孔

有效

• 申請?zhí)枺?/td>: 201010262561.0
• 申請日: 2010-08-24
• 公開（公告）號: CN102237338A
• 公開（公告）日: 2011-11-09
• 發(fā)明（設(shè)計(jì)）人: 林俊成;楊固峰
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京市德恒律師事務(wù)所 11306
• 代理人: 陸鑫;熊須遠(yuǎn)

技術(shù)領(lǐng)域

本發(fā)明總的來說涉及一種集成電路結(jié)構(gòu)，更具體地，涉及利用改進(jìn)的電連接形成基板通孔。

背景技術(shù)

在減小集成電路的尺寸和減小RC延遲的努力中，通常使用三維集成電路(3DIC)和堆疊晶片(die)。基板通孔(Through-Substrate?Via，TSV)由此被用在3DIC和堆疊晶片中。在這種情況下，通常使用TSV來將晶片上的集成電路連接至晶片的背面。此外，TSV還被用于提供用于通過晶片的背面(其可被接地金屬膜覆蓋)將集成電路接地的短接地路徑。

通常使用兩種用于形成TSV的方法：先通孔方法和后通孔方法。當(dāng)使用先通孔方法形成時(shí)，在執(zhí)行后端制成(BEOL)處理之前形成通孔。因此，在形成金屬化層之前形成TSV。然而，由于BEOL處理中的熱預(yù)算，使用先通孔方法形成的TSV存在諸如銅爆裂以及金屬-1到金屬-2橋接的問題。

另一方面，盡管先通孔方法節(jié)省成本并具有短時(shí)間投放市場的優(yōu)點(diǎn)，但所得到的結(jié)構(gòu)在電源連接方面效率較低。例如，圖1和圖2示出了包括先通孔TSV的兩個(gè)互連結(jié)構(gòu)。在圖1中，晶片4通過面對面結(jié)合而結(jié)合至晶片2。在圖2中，晶片4通過面對背結(jié)合而結(jié)合至晶片2。TSV?6形成在晶片2中，并用于將電源連接至晶片2中的器件。觀察到，不管是如圖1所示從凸塊12將電源引入晶片2還是如圖2所示從晶片4將電源引入晶片2，都如箭頭14所示，電源到晶片4中的器件8具有長路徑。此外，每個(gè)長電源路徑14都包括多條金屬線和通孔。因此，電源路徑的阻抗也比較大。

發(fā)明內(nèi)容

根據(jù)一個(gè)方面，一種器件包括基板以及基板上方的互聯(lián)結(jié)構(gòu)。互連結(jié)構(gòu)包括多個(gè)金屬化層，金屬化層包括底部金屬化層(M1)和頂部金屬化層(Mtop)。電介質(zhì)層在Mtop之上。形成基板通孔(TSV)以從電介質(zhì)層的頂面延伸到基板的底面。形成深傳導(dǎo)通孔以從電介質(zhì)層的頂面延伸落在多個(gè)金屬化層的一個(gè)中的金屬焊盤上。金屬線在電介質(zhì)層之上并使TSV和深傳導(dǎo)通孔互連。

還公開了其他實(shí)施例。

附圖說明

為了更加完整地理解實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)在參照以下結(jié)合附圖進(jìn)行的描述，其中：

圖1和圖2示出了電源通過基板通孔(TSV)到晶片的傳統(tǒng)連接；

圖3至圖9示出了根據(jù)各個(gè)實(shí)施例的在制造包括TSV和連接至TSV的深傳導(dǎo)通孔的晶片過程中的中間階段的截面圖；以及

圖10示出了包括TSV和深傳導(dǎo)通孔的晶片，其中，在與形成TSV和深傳導(dǎo)通孔的處理步驟分離的處理步驟中形成連接TSV和深傳導(dǎo)通孔的金屬線。

具體實(shí)施方式

下面詳細(xì)討論所公開實(shí)施例的制造和使用。然而，應(yīng)該理解，實(shí)施例提供了許多可在各種特定環(huán)境下具體化的可應(yīng)用的發(fā)明構(gòu)思。所討論的具體實(shí)施例僅僅是示意性的，并且不限于所公開的范圍。

提供了用于形成基板通孔(TSV，當(dāng)形成在硅基板中時(shí)，有時(shí)也被稱為硅通孔)的新方法。示出了制造實(shí)施例的中間階段。然后討論實(shí)施例的變化。貫穿各個(gè)示圖和所示出的實(shí)施例，類似的參考標(biāo)號用于表示類似的元件。

參照圖3，提供了其中包括基板22和集成電路24(由晶體管代表)的晶片20。根據(jù)各個(gè)實(shí)施例，晶圓20是包括諸如晶體管的有源集成電路器件的元件晶圓(device?wafer)。基板22可以是半導(dǎo)體基板(諸如塊硅基板)，但是其還可以由其他半導(dǎo)體材料(諸如，鍺化硅、砷化鎵等)形成。諸如晶體管(由晶體管24代表)的半導(dǎo)體器件可形成在基板22的前表面22a上。互連結(jié)構(gòu)26形成在基板22的前側(cè)上。互連結(jié)構(gòu)26可包括層間電介質(zhì)(ILD)層28(其中具有晶體管的電極)和ILD?28中的接觸插塞30，其中，接觸插塞30可由鎢或其他金屬材料形成。

此外，互連結(jié)構(gòu)26包括金屬層間電介質(zhì)(IMD)34、金屬線/焊盤38(包括38A和38B)以及IMD?34中的通孔40。IMD?34可以由具有低-k值(例如，低于大約2.5，或者甚至低于大約2.0)的低-k電介質(zhì)材料形成。互連結(jié)構(gòu)26可包括底部金屬化層(通常稱為M1)、頂部金屬化層(通常稱為Mtop)、以及它們之間的多個(gè)金屬化層(包括直接在M1之上的金屬化層(M2)、直接在M2之上的金屬化層(M3)等)。互連結(jié)構(gòu)26中的金屬部件可以電耦合至半導(dǎo)體器件24。金屬線/焊盤38和通孔40可由銅或銅合金形成，并且可使用已知的鑲嵌處理形成。金屬線/焊盤38包括金屬線38A和金屬焊盤38B，金屬焊盤38B用于使隨后形成的深通孔落在其上。