[發(fā)明專(zhuān)利]消除刻蝕阻擋層損傷方法及應(yīng)力記憶技術(shù)實(shí)現(xiàn)方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010261569.5
• 申請(qǐng)日: 2010-08-24
• 公開(kāi)（公告）號(hào): CN102376577A
• 公開(kāi)（公告）日: 2012-03-14
• 發(fā)明（設(shè)計(jì)）人: 黃敬勇;張海洋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司
• 主分類(lèi)號(hào): H01L21/336
• 分類(lèi)號(hào): H01L21/336;H01L21/3105
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路SMT技術(shù)領(lǐng)域，尤其涉及一種消除應(yīng)力記憶技術(shù)刻蝕阻擋層損傷方法及應(yīng)力記憶技術(shù)實(shí)現(xiàn)方法。

背景技術(shù)

隨著CMOS集成電路制造技術(shù)的發(fā)展，集成電路的特征尺寸不斷減小；同時(shí)，為了不對(duì)MOS器件造成損害，集成電路的工作電壓也相應(yīng)地不斷減小。為了保證集成電路在較小的工作電壓下能保持較好的性能，目前通常采用的辦法是提高載流子的遷移率。這是因?yàn)樵跂烹姌O的電壓控制下，載流子的遷移率會(huì)影響可在摻雜半導(dǎo)體溝道中流動(dòng)(作為電子或空穴)的電流或電荷量；并且還會(huì)影響晶體管的開(kāi)關(guān)速度及轉(zhuǎn)換速度。

提高載流子的遷移率的方法通常是將應(yīng)力施加于晶體管上，從而引起晶格應(yīng)變，以提高載流子的遷移率。其中，在縱向方向(即在電流方向)上施加的應(yīng)力稱為張應(yīng)力，張應(yīng)力可以提高電子遷移率；在橫向方向(即垂直電流方向)上施加的應(yīng)力稱為壓應(yīng)力，壓應(yīng)力可以提高空穴遷移率。

一種提供這種應(yīng)力的方式被稱為應(yīng)力記憶技術(shù)(SMT，Stress?Memory?Technique)，這種方式通過(guò)在溝道區(qū)上方施加固有應(yīng)變的材料(例如氮化硅)，并進(jìn)行退火，從而使應(yīng)力被記憶在例如柵極多晶硅或擴(kuò)散區(qū)中；然后再去除應(yīng)變材料。

然而SMT只能提高NMOS晶體管的遷移率，不能提高PMOS晶體管的遷移率，并且會(huì)對(duì)PMOS晶體管的性能造成衰退影響。而NMOS晶體管與PMOS晶體管通常是制備在同一半導(dǎo)體襯底上的，而且氮化硅通常是采用化學(xué)氣相沉積(CVD，Chemical?Vapor?Deposition)法制備的，因此，在NMOS晶體管上制備氮化硅時(shí)，PMOS晶體管上也會(huì)相應(yīng)地形成氮化硅。為了防止氮化硅對(duì)PMOS晶體管的性能造成影響，在退火前，形成于PMOS晶體管上的氮化硅通常需要去除，而只保留NMOS晶體管上的氮化硅。

目前通常采用刻蝕的方法去除PMOS晶體管上的氮化硅，然而由于器件的特征尺寸不斷減小，器件密集區(qū)域(dense?area)與器件稀疏區(qū)域(ISO?area)沉積的氮化硅的厚度不一致，導(dǎo)致在經(jīng)過(guò)刻蝕后，PMOS晶體管上可能還會(huì)有氮化硅殘留，殘留的氮化硅會(huì)對(duì)PMOS晶體管的性能造成影響。

為了完全去除PMOS晶體管上的氮化硅，目前通常在NMOS晶體管及PMOS晶體管上先制備一層薄的氧化物，如氧化硅；再在NMOS晶體管及PMOS晶體管上沉積氮化硅；之后再刻蝕掉PMOS晶體管上的氮化硅。該氧化物作為刻蝕阻擋層，使得在進(jìn)行氮化硅刻蝕時(shí)，保證PMOS晶體管上的氮化硅被完全刻蝕掉，而停在刻蝕阻擋層上。并且該氧化物能將氮化硅產(chǎn)生的應(yīng)力傳給NMOS晶體管，從而使得NMOS晶體管的遷移率能正常提高。

然而由于氧化硅的厚度很薄，通常只有110埃，并且氮化硅與氧化硅的刻蝕選擇比通常為5左右，從而使得氧化硅極易在刻蝕氮化硅的過(guò)程中受到損壞，并進(jìn)一步使其下面的有源區(qū)被刻蝕，從而引起穿通效應(yīng)，造成器件性能衰退。請(qǐng)參考圖1至圖2，其中，圖1為現(xiàn)有的制備了刻蝕阻擋層及氮化硅的PMOS晶體管結(jié)構(gòu)示意圖，圖2為氮化硅刻蝕對(duì)刻蝕阻擋層造成的損壞的示意圖，如圖1至圖2所示，PMOS晶體管制備在襯底100上，且其柵極下制備了柵氧化層101，PMOS晶體管的柵區(qū)以及源區(qū)和漏區(qū)上制備了氧化硅層102，氧化硅層102上制備了氮化硅層103，其中所述氧化硅層102的厚度為110埃；在將所述氮化硅層103刻蝕的過(guò)程中，會(huì)對(duì)所述氧化硅層102造成損傷，使得所述氧化硅層102被部分刻蝕掉(圖2中用圓圈標(biāo)識(shí)的部分)，并可能進(jìn)一步刻蝕掉所述氧化硅層102下面的有源區(qū)，從而引起穿通效應(yīng)，造成器件性能衰退。

因此，如何確保在SMT工藝中刻蝕PMOS晶體管上的氮化硅層，而不對(duì)刻蝕阻擋層造成損傷，成為目前業(yè)界亟需解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種消除應(yīng)力記憶技術(shù)刻蝕阻擋層損傷方法及應(yīng)力記憶技術(shù)實(shí)現(xiàn)方法，以解決現(xiàn)有的SMT工藝采用氧化硅作為刻蝕阻擋層，由于氮化硅與氧化硅的刻蝕選擇比較小，并且氧化硅的厚度很薄，從而使得在刻蝕PMOS晶體管上的氮化硅時(shí)極易將氧化硅也刻蝕掉，并進(jìn)一步對(duì)氧化硅下的有源區(qū)造成損傷，引起器件穿通效應(yīng)的問(wèn)題。

為解決上述問(wèn)題，本發(fā)明提出一種消除應(yīng)力記憶技術(shù)刻蝕阻擋層刻蝕損傷的方法，該方法采用無(wú)定形碳化物作為刻蝕阻擋層。

可選的，所述無(wú)定形碳化物包含碳元素及氫元素。

可選的，所述無(wú)定形碳化物中的氫元素的質(zhì)量百分比小于10％。

可選的，所述無(wú)定形碳化物的厚度為50埃～100埃。