[發(fā)明專利]集成電路結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201010260672.8
• 申請日: 2010-08-19
• 公開（公告）號: CN102148205A
• 公開（公告）日: 2011-08-10
• 發(fā)明（設(shè)計）人: 陳憲偉
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/28
• 分類號: H01L23/28;H01L23/31
• 代理公司: 隆天國際知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 姜燕;陳晨

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別涉及一種集成電路結(jié)構(gòu)。

背景技術(shù)

密封環(huán)(seal?ring)為半導(dǎo)體后段工藝中一重要部分。密封環(huán)為圍繞集成電路的壓力保護(hù)結(jié)構(gòu)，其保護(hù)位于半導(dǎo)體芯片內(nèi)部的集成電路不會因為受到從晶片切割成半導(dǎo)體芯片造成的損傷。另外，密封環(huán)可防止水氣穿透進(jìn)入半導(dǎo)體芯片。公知的密封環(huán)通常由內(nèi)部連接的金屬線和介層孔形成，且形成鄰近于切割道。集成電路形成于密封環(huán)的內(nèi)側(cè)。

因為提供了密封環(huán)和保護(hù)層，所以可以保護(hù)位于密封環(huán)內(nèi)側(cè)的集成電路不因受外界環(huán)境的影響而導(dǎo)致半導(dǎo)體芯片內(nèi)部的破裂。因此在一段長時間內(nèi)可以保證半導(dǎo)體元件特性的穩(wěn)定。

當(dāng)切割晶片時，會施加高機(jī)械壓力，且可能會損傷密封環(huán)。為了增加密封環(huán)的強(qiáng)度，可于半導(dǎo)體芯片的邊角形成邊角壓力釋放結(jié)構(gòu)(corner?stress?release(CSR)structure，以下簡稱為CSR結(jié)構(gòu))。上述CSR結(jié)構(gòu)為與密封環(huán)同時形成的額外金屬線和介層孔，且實際上與密封環(huán)連接。由于CSR結(jié)構(gòu)的形成，邊角區(qū)域會存在有較多金屬結(jié)構(gòu)，所以上述邊角區(qū)域的壓力會大于半導(dǎo)體芯片的其他區(qū)域。因此施加于密封環(huán)的壓力會分散至上述較多金屬結(jié)構(gòu)，且因此個別的密封環(huán)會較不可能受到壓力造成的損傷。

因此，在此技術(shù)領(lǐng)域中，需要一種集成電路結(jié)構(gòu)，以克服公知技術(shù)的缺點。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的實施例提供一種集成電路結(jié)構(gòu)，上述集成電路結(jié)構(gòu)包括一半導(dǎo)體芯片，包括一邊角；一密封環(huán)，相鄰于上述半導(dǎo)體芯片的邊緣；一邊角壓力釋放結(jié)構(gòu)，相鄰于上述邊角，且實際上鄰接于上述密封環(huán)，其中上述邊角壓力釋放結(jié)構(gòu)包括一第一部分，位于一頂部金屬層中；一電路構(gòu)件，其中上述電路構(gòu)件擇自下列族群：一內(nèi)連線結(jié)構(gòu)以及位于上述邊角壓力釋放結(jié)構(gòu)的上述第一部分正下方的一有源電路。

本發(fā)明的另一實施例提供一種集成電路結(jié)構(gòu)，包括：一半導(dǎo)體芯片，包括：一第一邊緣；一第二邊緣，垂直于該第一邊緣，且與該第一邊緣形成一邊角區(qū)；一接合焊盤，相鄰于該第一邊緣；一密封環(huán)，包括平行于該第一邊緣的一第一側(cè)邊，和平行于該第二邊緣的一第二側(cè)邊；以及一邊角壓力釋放結(jié)構(gòu)，位于該邊角區(qū)中，且包括一第一末端，鄰接于該密封環(huán)的該第一側(cè)邊，以及相對于該第一末端的一第二末端，鄰接于該密封環(huán)的該第二側(cè)邊；一內(nèi)連線結(jié)構(gòu)，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該內(nèi)連線結(jié)構(gòu)包括金屬線和介層孔；以及一有源電路，位于該邊角壓力釋放結(jié)構(gòu)的正下方，該有源電路包括一晶體管。

本發(fā)明的其他實施例公開如后。

本發(fā)明中，如果從下層金屬層中移除或減少CSR結(jié)構(gòu)會影響釋放壓力的功能的話，影響會非常少。另一方面，通過可允許于CSR結(jié)構(gòu)的正下方形成有源電路及內(nèi)連線結(jié)構(gòu)，可節(jié)省芯片面積。

附圖說明

圖1A和圖1B為本發(fā)明實施例的半導(dǎo)體芯片中的密封環(huán)和邊角壓力釋放結(jié)構(gòu)的俯視圖。

圖2為圖1A或圖1B的剖面圖。

圖3A為本發(fā)明實施例的半導(dǎo)體芯片中的上層金屬層的俯視圖。

圖3B和圖3C為本發(fā)明實施例的半導(dǎo)體芯片中的下層金屬層的俯視圖。

圖4和圖5為本發(fā)明其他實施例的如圖1A和圖1B所示的半導(dǎo)體芯片中的密封環(huán)和邊角壓力釋放結(jié)構(gòu)的俯視圖。

其中，附圖標(biāo)記說明如下；

2～半導(dǎo)體芯片；

4～邊緣；

6～邊角；

8～密封環(huán)；

8_1、8_2～側(cè)邊；

8_3～部分；

M1、Mtop、Mtop-1、Mtop-2、Mtop-3～金屬層；

10～邊角壓力釋放結(jié)構(gòu)；

10_1、10_2～部分；

18～接合焊盤；

30～半導(dǎo)體基板；

32～有源電路；

33～晶體管；

34～內(nèi)連線結(jié)構(gòu)；

36～金屬線；

38～介層孔；

40～介電層；

44、46～保護(hù)層；

48、52、56～金屬焊盤；

53～頂部介電層；

54～介層孔；

60～焊線；

62～金屬線；

L1、L2～水平尺寸。

具體實施方式