[發明專利]信元傳輸方法及裝置

有效

• 申請號: 201010260435.1
• 申請日: 2010-08-20
• 公開（公告）號: CN102377660A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 廖智勇
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04L12/56
• 分類號: H04L12/56;H04L1/00
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本發明涉及通信領域，具體而言，涉及一種信元傳輸方法及裝置。

背景技術

在路由器芯片設計中，對系統的穩定性要求非常高，這就要求數據在內部處理和傳輸過程中不能出現數據錯誤導致系統癱瘓。交換芯片的接口通常都是采用高速接口，如SerDes接口等，且通常芯片的內部處理時鐘和接口IP上使用的時鐘會不同，這就涉及到數據的跨時鐘域處理問題。而交換的數據中通常是以信元為單位來進行操作，如何確保數據的正確傳輸，以及發生錯誤的情況下怎么消除該錯誤對系統層面的影響顯得尤為重要。

先入先出(First?In?First?Out，簡稱為FIFO)或隨機存取器(Random?Access?Memory，簡稱為RAM)被大量運用在路由器芯片中。RAM本身在讀寫的過程中存在出錯概率。雖然出錯的概率非常小，而且同時出現多比特(bit)錯誤的概率更小，但是對于路由器的設備來說，由于要求系統工作非常穩定，從而要求出現異常的概率也要極低。為此，就不能不考慮RAM發生bit錯誤而對系統造成的影響。通過采用錯誤校驗碼(Error?Correction?Code，簡稱為ECC)RAM方式來糾正少量的bit錯誤，或者用奇偶校驗來監測bit錯誤的發生(ECC方式也可以作為一種監控手段來運用)，通過對監測結果的處理，來避免因數據錯誤而導致對系統的影響。從芯片的設計層面來講，更多是從設計層面來規避問題。

圖1為根據相關技術的包或信元的常見格式的示意圖，如圖1所示，對于以信元(不局限于信元，對包同樣適用)的形式來傳輸的路由器類芯片，通常都會涉及到信元頭來攜帶信元的信息，而通常信元都會有多種類型存在，他們的信息都在信元頭中體現。因此，正確的信元頭是正確對信元處理的關鍵。

在信元數據在RAM中存取的時候，如果在信元頭位置發送bit錯誤(承載payload發送錯誤的影響比較有限，可以不關注)，導致對信元的信息判斷錯誤，這個將對系統產生不可預計的影響。該影響小到多個信元丟棄，大到流量突變甚至斷流。

正如前面所說的，在芯片的出口側通常都會涉及到跨時鐘域問題，于是必然的引入了一個異步FIFO。

在異步FIFO的讀寫控制上，通常會面臨一些問題：異步FIFO內地址格雷碼轉換后在跨時鐘域過程中有可能因為時序問題導致采樣異常，從而導致異步FIFO的空、滿或者將空、將滿指示不能及時準確的反應FIFO狀態，這個也是設計中通常都只用將空、將滿來設計電路。而如果要將FIFO讀空，如果用空標志來判斷，則設計上可靠性太差。

由于數據都是以包或者信元為一個整體來傳輸，因為數據總線帶寬問題，通常需要多拍才能傳遞完一個包或者信元。這就意味著一個包或信元分成幾組存儲在RAM中。怎么樣能準確的將一個RAM的完整包或信元讀出，通常采用的方法是：讀出信元的頭之后，根據信元頭中信息來判斷該包或者信元有多大，從而在讀側計數，等待計數完之后即認為一個完整包讀出，從而判斷后面是否繼續一個新的包或信元的讀操作。

發明人發現，如果信元傳輸錯誤，將導致傳輸該信元的異步FIFO通道內的傳輸地址指針亂序，無法恢復，進而將導致后續通過該異步FIFO通道傳輸的所有信元都傳輸錯誤。

發明內容

本發明的主要目的在于提供一種信元傳輸方法及裝置，以解決上述的信元傳輸錯誤導致的后續通過異步FIFO通道傳輸的所有信元都傳輸錯誤的問題。

為了實現上述目的，根據本發明的一個方面，提供了一種信元傳輸方法。

根據本發明的信元傳輸方法包括：獲取待傳輸的信元中的第一異常信息；在通過異步先入先出FIFO通道對信元進行傳輸的過程中，獲取信元的第二異常信息；根據第一異常信息和第二異常信息，確定是否對信元進行丟棄。

進一步地，第一異常信息和第二異常信息均為高電平有效，根據第一異常信息和第二異常信息，對信元進行丟棄包括：對第一異常信息和第二異常信息進行或計算，得到第三異常信息；根據第三異常信息，對信元進行丟棄。

進一步地，根據第三異常信息，對信元進行丟棄包括：生成信元的第一校驗信息；根據第三異常信息對第一校驗信息進行加擾；判斷加擾后的第一校驗信息是否正確，如果判斷結果為否，則對信元進行丟棄。

進一步地，根據第三異常信息對第一校驗信息進行加擾包括：根據第三異常信息對第一校驗信息取反。