[發(fā)明專利]一種在系統(tǒng)編程ISP編程模塊及其用于FPAA在系統(tǒng)編程的方法

有效

• 申請?zhí)枺?/td>: 201010259990.2
• 申請日: 2010-08-23
• 公開（公告）號: CN101916588A
• 公開（公告）日: 2010-12-15
• 發(fā)明（設(shè)計）人: 劉智
• 申請（專利權(quán)）人: 中國航天科技集團公司第九研究院第七七一研究所
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/06
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 陸萬壽

技術(shù)領(lǐng)域：

本發(fā)明屬于半導(dǎo)體領(lǐng)域，涉及一種半導(dǎo)體集成電路，尤其是一種用于FPAA(Field-programmable?analog?arrays)的在系統(tǒng)編程(ISP，In-System?Programmability)方法。

背景技術(shù)：

在系統(tǒng)編程ISP(In-System?Programmability)指利用EEPROM或FLASH來存儲編程信息，在印刷電路板上對電子系統(tǒng)中一個或多個可編程邏輯器件進行編程或改寫的技術(shù)。當(dāng)前ISP技術(shù)可分為專用方法和標(biāo)準(zhǔn)方法。專用方法是可編程器件生產(chǎn)廠家采用針對本公司器件結(jié)構(gòu)的專用編程算法作為在系統(tǒng)編程算法；標(biāo)準(zhǔn)方法即針對具有JTAG邊界掃描機構(gòu)的可編程邏輯器件采用JTAG編程算法作為在系統(tǒng)編程算法。幾乎所有的可編程邏輯器件制造商都在IEEE1149.1標(biāo)準(zhǔn)的基礎(chǔ)上提供ISP功能。

與可編程邏輯器件相對應(yīng)，現(xiàn)場可編程模擬陣列FPAA(Field?Programmable?Analog?Array)器件屬于可編程模擬器件，是一類新型集成電路。該電路屬于模擬電路，即電路的輸入、輸出以及器件內(nèi)部的狀態(tài)均為時間連續(xù)變化，且幅值未經(jīng)過量化的模擬信號，同時，它又同可編程邏輯器件一樣，可由用戶通過現(xiàn)場編程和軟件來改變其內(nèi)部連接和元件參數(shù)，從而獲得所需要的電路功能。

可編程模擬陣列FPAA的基本結(jié)構(gòu)(圖1)一般是由可配置模擬模塊(Configurable?Analog?Block，CAB)和可配置互連網(wǎng)絡(luò)(Configurable?Interconnect?Network，CIN)為核心，配合配置存儲器，輸入/輸出模塊(I/O?Block)等共同構(gòu)成。可配置模擬模塊CAB作為FPAA的核心部分，用于實現(xiàn)模擬電路的主要功能，一般由運算放大器、可編程開關(guān)陣列、可編程電容陣列以及可編程電阻陣列等構(gòu)成。可配置互連網(wǎng)絡(luò)CIN主要由可編程開關(guān)陣列構(gòu)成。因此，F(xiàn)PAA中需要進行編程的模塊主要為：可編程開關(guān)陣列、可編程電容陣列和可編程電阻陣列。

FPAA作為一種可編程的高精度模擬集成電路，現(xiàn)場編程和配置技術(shù)是FPAA的關(guān)鍵技術(shù)之一。由于FPAA器件結(jié)構(gòu)的特殊性，一般生產(chǎn)廠家采用針對本公司器件結(jié)構(gòu)的專用編程算法作為在系統(tǒng)編程算法。

發(fā)明內(nèi)容：

本發(fā)明提出的一種適用于現(xiàn)場可編程模擬陣列FPAA的ISP編程方法，實現(xiàn)了在系統(tǒng)編程配置模塊集成在FPAA器件中，無需專門的下載適配器，只需JTAG標(biāo)準(zhǔn)接口即可完成在系統(tǒng)編程，從而有效的提高了FPAA的編程效率。

本發(fā)明的具體技術(shù)方案如下：

一種在系統(tǒng)編程ISP編程模塊，所述ISP編程模塊由器件ID寄存器1、旁路寄存器2、指令寄存器3、配置寄存器4、高壓編程模塊5、多路選擇器6、指令譯碼邏輯7、ISP控制邏輯8、TAP控制器9、EEPROM陣列模塊10、可編程開關(guān)陣列11、可編程電容陣列12和可編程電阻陣列13構(gòu)成；所述ISP控制邏輯8和TAP控制器9構(gòu)成該ISP編程模塊的控制部分，用于產(chǎn)生狀態(tài)機的各個狀態(tài)，控制TDI到TDO之間的連接通路，用戶控制指令通過TDI由外設(shè)輸入，在ISP控制邏輯8的控制下，用戶控制指令被移入指令寄存器，再由指令譯碼電路翻譯指令并執(zhí)行相應(yīng)的操作；所述配置寄存器4一般由N位串行寄存器構(gòu)成，寄存器的個數(shù)依據(jù)PAC塊的配置EEPROM單元個數(shù)而定；所述指令寄存器3和指令譯碼邏輯7共同完成指令的存儲與譯碼，并把命令信息傳遞到ISP控制邏輯8，控制ISP模塊的運行。

所述TAP控制器是一個由時鐘和測試模式控制的狀態(tài)機，共包含了16個工作狀態(tài)，每個工作狀態(tài)不僅與當(dāng)前的TCK和TMS值有關(guān)，而且還與TAP狀態(tài)機的前一個狀態(tài)有關(guān)；TAP控制器的ASM圖表是對稱的，通過一條路徑控制數(shù)據(jù)寄存器的行為動作，用另一條路徑控制TAP指令寄存器的行為動作。

所述旁路寄存器2占據(jù)一位，當(dāng)沒有其他寄存器被選中時，旁路寄存器在TDI與TDO之間提供一個一位的串行連接，旁路寄存器能夠在不影響器件正常工作的情況下允許數(shù)據(jù)通過一個器件傳入到另外一個器件，實現(xiàn)菊花鏈連接。

基于所述ISP編程模塊的FPAA在系統(tǒng)編程方法：

(1)通過JTAG接口輸入指令，控制集成在FPAA器件內(nèi)JTAG?TAP狀態(tài)機的運行狀態(tài)；

(2)通過ISP控制邏輯8控制編程數(shù)據(jù)的傳輸、校驗和編程；

所述編程是由集成在FPAA芯片上的高壓編程模塊5對非易失性存儲器EEPROM陣列模塊10進行編程實現(xiàn)的。