[發明專利]半導體器件及其制造方法

有效

• 申請號: 201010259745.1
• 申請日: 2010-08-19
• 公開（公告）號: CN102237393A
• 公開（公告）日: 2011-11-09
• 發明（設計）人: 李東根;金成賢
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/02
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

技術領域

本發明涉及半導體器件及其制造方法。

背景技術

近年來，隨著半導體存儲器件的數據存儲容量增大并且集成度水平也增大，需要每個單位單元(cell，又稱為晶胞)的尺寸變得更小。隨著半導體器件的集成度變得更高，柵極與連接至單元晶體管的位線之間的距離變得更近。因此，寄生電容值增大從而降低了半導體器件的操作可靠性。為了改善半導體器件的可靠性，已經提出一種埋入型柵極結構。在該埋入型柵極結構中，在形成于半導體基板中的凹陷部內形成導電材料，并且用絕緣膜覆蓋導電材料的上部從而可以將柵極埋入到半導體基板中。結果，更明確地限定了位線與形成于半導體基板上的位線觸點插塞之間的電隔離。下面描述包括埋入型柵極的半導體器件及其制造方法。

圖1是示出常規半導體器件的布局圖。

參考圖1，半導體器件包括單元區域I和外圍區域II。在單元區域I中，形成限定有源區15的器件隔離結構13，并且形成多個柵極25和多個位線(未示出)。柵極25是埋入型柵極，并且在柵極25之間的有源區15上形成位線觸點插塞30。與柵極25垂直地形成與位線觸點插塞30接觸的位線(未示出)。

圖2a和圖2b是示出沿著圖1中的線a-a’截取的剖視圖，示出常規半導體器件及其制造方法。

參考圖2a，蝕刻包括單元區域I和外圍區域II的半導體基板10，以形成限定有源區15的用于器件隔離的溝槽。用氧化物膜填充該溝槽(未示出)以形成器件隔離結構13。在單元區域I與外圍區域II之間的分界部分形成一個集成式器件隔離結構13。蝕刻單元區域I中的器件隔離結構13和有源區15以形成凹陷部。在包括凹陷部在內的所得表面上形成柵極氧化物膜(未示出)和阻擋金屬層(未示出)。阻擋金屬層(未示出)包括氮化鈦(TiN)膜。將導電材料20埋入到具有阻擋金屬層(未示出)的凹陷部的下部中。導電材料20包括鎢。在包括被導電材料20填充的凹陷部在內的所得結構上形成第一密封氮化物膜23以形成埋入型柵極25。

參考圖2b，蝕刻第一密封氮化物膜23以形成位線觸點孔，并且用導電材料填充位線觸點孔以形成位線觸點插塞30。在包括位線觸點插塞30在內的所得結構上形成第二密封氮化物膜35。在第二密封氮化物膜35的上部上面形成在外圍區域II敞開的掩模圖案(未示出)。利用掩模圖案作為掩模來移除外圍區域II的第一密封氮化物膜23和第二密封氮化物膜35。

對外圍區域II執行用于形成柵極的柵極氧化工序以形成柵極氧化物膜40。移除掩模圖案(未示出)。對單元區域I執行用于形成位線的工序，并且對外圍區域II執行用于形成柵極的工序。

由于在單元區域I中形成埋入型柵極25之后對外圍區域II執行柵極氧化工序，所以由氧化工序產生的氧離子可以沿著如圖2b中的路徑“A”所示的氧化路徑移動。結果，埋入型柵極25的作為阻擋金屬層(未示出)的TiN膜被氧化。阻擋金屬層的氧化導致柵極氧化物完整性(GOI)失敗以及無限傳感延遲(USD，unlimited?sensing?delay)失敗。

為了避免GOI失敗和USD失敗，單元區域的埋入型柵極與外圍電路敞開掩模之間的重疊需要至少640nm以上的重疊量，并且敞開掩模的外圍區域的柵極之間的距離需要至少740nm以上的間距。單元區域的埋入型柵極與外圍區域的柵極之間的距離需要至少1380nm以上的間距。然而，當單元區域與外圍區域之間的最小距離增大時，晶粒(die)的尺寸也增大，這造成每片晶圓中的晶粒數目減少從而降低了成本效率。

發明內容

本發明涉及如下方法：沿著單元區域與外圍區域的分界部分形成用作保護環的有源區，并且在該有源區形成埋入型柵極或位線觸點從而使單元區域可以具有完整密封結構，從而改善半導體器件的特性。

根據本發明的實施例，一種半導體器件包括單元區域和外圍區域，所述半導體器件還包括保護環區域，所述保護環區域設置在所述單元區域與所述外圍區域之間并具有阻擋結構。

所述阻擋結構具有埋入型柵極的形狀。所述阻擋結構包括設置在限定于所述保護環區域中的溝槽內的導電材料和絕緣膜。所述導電材料包括鎢、氮化鈦膜及其組合。所述絕緣膜包括氮化物膜。

所述絕緣膜形成在所述保護環區域和所述單元區域的上部上面。所述阻擋結構是形成于所述保護環區域上的插塞。所述插塞的尺寸與形成于所述單元區域中的位線觸點插塞的尺寸大致相同。所述插塞包括選自如下群組中的一者，所述群組包括多晶硅層、金屬層及其組合。