[發(fā)明專利]一種降低CPU功耗的方法、裝置及一種低功耗CPU

有效

• 申請?zhí)枺?/td>: 201010256830.2
• 申請日: 2010-08-18
• 公開（公告）號: CN101923386A
• 公開（公告）日: 2010-12-22
• 發(fā)明（設(shè)計）人: 張緊;姜君;晏曉京
• 申請（專利權(quán)）人: 北京君正集成電路股份有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F9/38
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

1.一種降低CPU功耗的方法，其特征在于，包括：

比較當(dāng)前指令與后n級指令的寫寄存器堆操作，如果當(dāng)前指令與后n級指令中的至少一條指令都執(zhí)行寫操作，并且至少一條指令的所寫寄存器地址與當(dāng)前指令所寫寄存器地址相同，則省略當(dāng)前指令寫該寄存器地址的操作；

其中，n的取值為CPU流水線上bypass路徑的最大跨度值。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括：

如果后n級指令中沒有指令執(zhí)行寫操作，或者后n級指令中的至少一條指令執(zhí)行寫操作，但執(zhí)行寫操作的指令中所有的寫寄存器地址都與當(dāng)前指令所寫寄存器地址不同，則執(zhí)行當(dāng)前指令寫該寄存器地址的操作。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述比較包括：

獲得當(dāng)前指令和后n級指令的寫寄存器堆的控制信息，其中每條指令的控制信息包括是否寫的信息和所寫寄存器地址；

當(dāng)根據(jù)所述控制信息判斷當(dāng)前指令為寫寄存器堆時，對后n級指令每條進行如下判斷：

判斷是否寫寄存器堆，如果寫，則繼續(xù)判斷該指令的所寫寄存器地址是否與當(dāng)前指令的所寫寄存器地址相同。

4.根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括：

如果省略當(dāng)前指令寫該寄存器地址的操作，則后n級指令中的某條指令通過bypass路徑獲得當(dāng)前指令要寫入該寄存器地址的結(jié)果；

如果執(zhí)行當(dāng)前指令寫該寄存器地址的操作，則后n級指令中的某條指令從該寄存器地址中讀取當(dāng)前指令寫入的結(jié)果，或者，通過bypass路徑獲得當(dāng)前指令要寫入該寄存器地址的結(jié)果。

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，通過以下方式獲得當(dāng)前指令和后n級指令的寫寄存器堆的控制信息：

CPU五級流水線的寄存器依次為R_IF、R_DE、R_EX、R_MEM、R_WB，則n的最大值為3；

當(dāng)前指令的寫寄存器堆的控制信息從流水線寄存器R_MEM獲得；

后面第一級指令的寫寄存器堆的控制信息從流水線寄存器R_EX獲得；

后面第二級指令的寫寄存器堆的控制信息從流水線寄存器R_DE獲得；

后面第三級指令的寫寄存器堆的控制信息從寫入流水線寄存器R_DE之前的指令譯碼結(jié)果中獲得。

6.一種降低CPU功耗的裝置，其特征在于，包括：

比較模塊，用于比較當(dāng)前指令與后n級指令的寫寄存器堆操作；其中，n的取值為CPU流水線上bypass路徑的最大跨度值；

操作控制模塊，用于當(dāng)前指令與后n級指令中的至少一條指令都執(zhí)行寫操作，并且至少一條指令的所寫寄存器地址與當(dāng)前指令所寫寄存器地址相同時，控制當(dāng)前指令寫該寄存器地址的操作省略。

7.根據(jù)權(quán)利要求6所述的裝置，其特征在于：

如果后n級指令中沒有指令執(zhí)行寫操作，或者后n級指令中的至少一條指令執(zhí)行寫操作，但執(zhí)行寫操作的指令中所有的寫寄存器地址都與當(dāng)前指令所寫寄存器地址不同，則所述操作控制模塊控制當(dāng)前指令寫該寄存器地址的操作執(zhí)行。

8.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述比較模塊包括：

控制信息獲取子模塊，用于獲得當(dāng)前指令和后n級指令的寫寄存器堆的控制信息，其中每條指令的控制信息包括是否寫的信息和所寫寄存器地址；

判斷子模塊，用于根據(jù)所述控制信息判斷當(dāng)前指令為寫寄存器堆時，對后n級指令每條進行如下判斷：判斷是否寫寄存器堆，如果寫，則繼續(xù)判斷該指令的所寫寄存器地址是否與當(dāng)前指令的所寫寄存器地址相同。

9.一種低功耗CPU，其特征在于，包括：

寄存器堆，用于存儲指令執(zhí)行所需的原操作數(shù)和指令執(zhí)行后的目標操作數(shù)；

寫寄存器堆控制裝置，用于控制是否執(zhí)行寫寄存器堆的操作，具體包括：

比較模塊，用于比較當(dāng)前指令與后n級指令的寫寄存器堆操作；其中，n的取值為CPU流水線上bypass路徑的最大跨度值；

操作控制模塊，用于當(dāng)前指令與后n級指令中的至少一條指令都執(zhí)行寫操作，并且至少一條指令的所寫寄存器地址與當(dāng)前指令所寫寄存器地址相同時，向當(dāng)前指令的寫寄存器地址輸出不允許寫的控制信號，表示省略當(dāng)前指令寫該寄存器地址的操作。