[發(fā)明專利]半導體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201010253812.9
• 申請日: 2010-08-09
• 公開（公告）號: CN102376574A
• 公開（公告）日: 2012-03-14
• 發(fā)明（設計）人: 邵麗;巨曉華
• 申請（專利權(quán)）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265;H01L29/78;H01L29/36
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領域

本發(fā)明涉及半導體制造領域，特別涉及半導體器件及其制造方法。

背景技術(shù)

漏極延伸型金屬氧化物半導體(DEMOS)通常用于制作功率半導體產(chǎn)品，以用于大功率切換應用，在液晶面板驅(qū)動、電源管理等領域有廣泛的應用。

專利申請?zhí)枮?00880008643.3的中國專利申請中提供了一種所述漏極延伸型金屬氧化物半導體(DEMOS)的形成方法，具體如下：

如圖1所示，提供襯底01，所述襯底01可以是單晶硅或硅鍺，也可以是絕緣體上硅(SOI)，或者還可以是其它的材料，例如砷化鎵等III-V族化合物半導體。

其中，所述襯底01內(nèi)形成有N型阱和溝道區(qū)(未標示)。所述襯底01中還形成有隔離結(jié)構(gòu)02。

繼續(xù)參考圖1，所述襯底01上還形成有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括有柵介質(zhì)層03，及位于所述柵介質(zhì)層03上的柵電極層04。

如圖2所示，以所述柵極結(jié)構(gòu)為掩膜，對所述襯底01進行離子注入，以形成漏輕摻雜區(qū)11。所述漏輕摻雜區(qū)11位于所述柵極結(jié)構(gòu)和隔離結(jié)構(gòu)02之間。

如圖3所示，在所述柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻05。如圖4所示，在漏輕摻雜區(qū)11上的襯底01表面形成光刻膠層圖形06，所述光刻膠層圖形06覆蓋部分襯底01表面，暴露出位于側(cè)墻05兩側(cè)待形成漏重摻雜區(qū)12和源重摻雜區(qū)21的襯底01表面；以光刻膠層圖形06作為掩膜，對所述襯底01進行離子注入，形成位于側(cè)墻05兩側(cè)的漏重摻雜區(qū)12和源重摻雜區(qū)21，所述漏重摻雜區(qū)12位于漏輕摻雜區(qū)11內(nèi)。所述DEMOS器件的漏極和源極分別由所述漏重摻雜區(qū)12和源重摻雜區(qū)21引出。所述漏重摻雜區(qū)12距離靠近其一側(cè)側(cè)墻05的距離為S。

如圖4，在實際工藝中，上述光刻膠圖形06難以精確對準，且對于不同次光刻的DEMOS器件，光刻膠圖形06的對準水平具有差異，導致所述距離S的不同。所述距離S的變化，將導致不同DEMOS器件正常工作時，漏極和源極之間的電阻(即源漏導通電阻)不同，這樣不同次光刻的不同器件性能不一致。例如，若距離S增加，將導致導通電阻增大，進而使得DEMOS器件驅(qū)動電流減小；相反，若距離S減小，將使得導通電阻減小，進而使DEMOS器件的驅(qū)動電流增大。

同時，現(xiàn)有技術(shù)中，不能在上述漏輕摻雜區(qū)11的離子注入后，引入退火比如爐管高溫推進，使所述注入離子由熱擴散而重新分布。這主要是因為所述爐管高溫推進將會影響到在其之前進行的其他離子注入。舉例來說，如若所述同一襯底上，除了DEMOS大功率器件，還包括有其他的低壓器件，而所述低壓器件的閾值電壓調(diào)節(jié)一般在DEMOS器件的柵極形成之前進行，且所述閾值電壓一般為較固定值。如果在DEMOS器件的柵極形成之后，對漏輕摻雜區(qū)11的離子注入進行爐管高溫推進，將直接影響到低壓器件區(qū)的閾值電壓調(diào)節(jié)所注入離子的分布，進而影響低壓器件區(qū)的閾值電壓大小。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供半導體器件及其制造方法，使半導體器件中的漏源極導通電阻值和驅(qū)動電流保持穩(wěn)定，提高半導體器件制造工藝的穩(wěn)定性。

為解決上述問題，本發(fā)明提供一種半導體器件的制造方法，包括：

提供襯底，所述襯底包括垂直延伸MOS晶體管區(qū)，所述襯底具有第一導電類型；

在垂直延伸MOS晶體管區(qū)的襯底內(nèi)形成漏輕摻雜區(qū)；

在所述襯底上形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)的一側(cè)覆蓋部分的漏輕摻雜區(qū)；

以所述柵極結(jié)構(gòu)為掩膜，對漏輕摻雜區(qū)和襯底進行第二導電類型離子注入，形成漏重摻雜區(qū)和源重摻雜區(qū)。

可選的，所述柵極結(jié)構(gòu)包括柵介質(zhì)層、位于所述柵介質(zhì)層上的柵電極層及位于所述柵電極層和柵介質(zhì)層兩側(cè)的側(cè)墻。

可選的，所述漏輕摻雜區(qū)的形成方法包括：在所述襯底上形成光刻膠圖形，所述光刻膠圖形與漏輕摻雜區(qū)位置對應；以所述光刻膠圖形為掩膜，對所述襯底進行離子注入，形成漏輕摻雜區(qū)；對所述漏輕摻雜區(qū)進行退火。

可選的，所述退火為爐管高溫推進。

可選的，所述爐管高溫推進的溫度為800℃～1200℃，推進時間為50min～100min。

可選的，所述襯底還包括其他類型器件，在對所述漏輕摻雜區(qū)退火之后，還包括在其他類型器件區(qū)域進行調(diào)節(jié)閾值電壓的離子注入工藝。

本發(fā)明還提供一種半導體器件，包括：襯底；位于所述襯底上的柵極結(jié)構(gòu)；位于所述柵極結(jié)構(gòu)一側(cè)襯底內(nèi)的源摻雜區(qū)、及位于所述柵極結(jié)構(gòu)另一側(cè)襯底內(nèi)的漏輕摻雜區(qū)及漏重摻雜區(qū)；其中，所述漏重摻雜區(qū)位于所述漏輕摻雜區(qū)內(nèi)，所述柵極結(jié)構(gòu)的一側(cè)覆蓋部分的漏輕摻雜區(qū)。