[發(fā)明專利]一種RLDRAM SIO存儲器訪問控制方法和裝置

有效

• 申請?zhí)枺?/td>: 201010252679.5
• 申請日: 2010-08-13
• 公開（公告）號: CN101916227A
• 公開（公告）日: 2010-12-15
• 發(fā)明（設(shè)計）人: 張?zhí)m君
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 信息產(chǎn)業(yè)部電子專利中心 11010
• 代理人: 梁軍

技術(shù)領(lǐng)域

本發(fā)明涉及RLDRAM(Reduced?Latency?Dynamic?Random?Access?Memory，低延時動態(tài)隨機(jī)訪問存儲器)技術(shù)領(lǐng)域，尤其涉及一種RLDRAM?SIO(獨(dú)立I/O)存儲器訪問控制方法和裝置。

背景技術(shù)

當(dāng)今的高速網(wǎng)絡(luò)應(yīng)用需要高帶寬和高密度存儲器解決方案，不僅要求較高的工作速度、而且對存儲器同時進(jìn)行讀寫操作的應(yīng)用也涌現(xiàn)出來。這對網(wǎng)絡(luò)數(shù)據(jù)包動態(tài)緩存存儲器的容量和存取速率也提出了更高的要求。相比一般的DRAM(Random?Access?Memory，隨機(jī)存儲器)，RLDRAM存儲器采用了內(nèi)部預(yù)充電和內(nèi)置啟動，使得尋址過程可以在單周期內(nèi)完成，所以它比一般的DRAM具有低延遲的特點(diǎn)，使其成為網(wǎng)絡(luò)數(shù)據(jù)包緩存的一個較佳的選擇。RLDRAM存儲器分為RLDRAM?CIO(共用I/O)和RLDRAM?SIO兩種，其中RLDRAM?SIO存儲器由于其寫數(shù)據(jù)線和讀數(shù)據(jù)線獨(dú)立，可以同時進(jìn)行讀寫操作，極大提高了帶寬利用率。所以RLDRAM?SIO存儲器是非常適合于網(wǎng)絡(luò)應(yīng)用的。

目前，雖然RLDRAM?SIO存儲器具有良好的架構(gòu)和性能，但是現(xiàn)有的對輸入的讀寫命令的地址解析和緩存方式?jīng)]有充分考慮到RLDRAM?SIO存儲器的訪問配置要求，以及子數(shù)據(jù)片寫入內(nèi)部體bank最小訪問間隔tRC(active?to?active/auto?refresh?command?time)的限制對輸出操作命令過程造成的影響，導(dǎo)致在使用的過程中，RLDRAM?SIO存儲器很難實(shí)現(xiàn)較高的帶寬利用率。例如，如圖1所示，clk為時鐘周期線，cmd為輸出操作命令線，在存儲器配置為BL(burst?length，突發(fā)長度)＝tRC＝4cycle，cycle為時鐘周期，子數(shù)據(jù)片寫入內(nèi)部體bank?個數(shù)＝8時，在某個時間段只有寫命令的情況下，對相同的內(nèi)部體的訪問間隔必須大于等于4個時鐘周期，而每個輸入的寫命令均依次訪問同一個內(nèi)部體地址，這樣寫數(shù)據(jù)線Wdata的有效利用率只有約50％。

又例如，如圖2所示，也是在存儲器配置為BL＝tRC＝4cycle，子數(shù)據(jù)片寫入內(nèi)部體bank個數(shù)＝8時，在每個命令周期中同時具有寫命令和讀命令的情況下，按照輸入命令的原有順序執(zhí)行，寫數(shù)據(jù)線Wdata的有效利用率和讀數(shù)據(jù)線Rdata的有效利用率均很低。

因此，如何進(jìn)一步提高RLDRAM?SIO存儲器讀寫效率是本領(lǐng)域技術(shù)人員亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是，提供一種RLDRAM?SIO存儲器訪問控制方法和裝置，提高RLDRAM?SIO存儲器讀寫操作的效率。

本發(fā)明采用的技術(shù)方案是，所述RLDRAM?SIO存儲器訪問控制方法，包括：

對輸入的讀寫命令進(jìn)行地址解析和分開保存，并對分開保存的讀寫命令進(jìn)行統(tǒng)一排序得到操作命令隊列，同時將輸入的數(shù)據(jù)包解析成子數(shù)據(jù)片；

輸出所述子數(shù)據(jù)片以及操作命令隊列中的讀寫命令到RLDRAM?SIO存儲器。

進(jìn)一步的，所述對輸入的讀寫命令進(jìn)行地址解析和分開保存的具體過程包括：

將包含數(shù)據(jù)單元寫入地址和子數(shù)據(jù)片寫入內(nèi)部體地址的二維地址信息依次分別與寫命令和讀命令建立對應(yīng)訪問關(guān)系；

將寫命令及其訪問的所述二維地址信息緩存入寫命令隊列，將讀命令及其訪問的所述二維地址信息緩存入讀命令隊列。

進(jìn)一步的，所述將包含數(shù)據(jù)單元寫入地址和子數(shù)據(jù)片寫入內(nèi)部體地址的二維地址信息依次分別與寫命令和讀命令建立對應(yīng)訪問關(guān)系，包括：

對于寫命令，將數(shù)據(jù)單元寫入地址與寫命令建立對應(yīng)訪問關(guān)系，在每個數(shù)據(jù)單元寫入地址中，再將子數(shù)據(jù)片寫入內(nèi)部體地址按照編號從小到大依次與寫命令建立對應(yīng)訪問關(guān)系，使每一個寫命令具有包含數(shù)據(jù)單元寫入地址和子數(shù)據(jù)片寫入內(nèi)部體地址的二維地址信息；

對于讀命令，將數(shù)據(jù)單元寫入地址與讀命令建立對應(yīng)訪問關(guān)系，在每個數(shù)據(jù)單元寫入地址中，再將子數(shù)據(jù)片寫入內(nèi)部體地址按照編號從小到大依次與讀命令建立對應(yīng)訪問關(guān)系，使每一個讀命令具有包含數(shù)據(jù)單元寫入地址和子數(shù)據(jù)片寫入內(nèi)部體地址的二維地址信息。

進(jìn)一步的，所述對分開保存的讀寫命令進(jìn)行統(tǒng)一排序得到的操作命令隊列的具體過程，包括：基于相同子數(shù)據(jù)片寫入內(nèi)部體最小訪問間隔的要求，對寫命令隊列和讀命令隊列進(jìn)行重新排序得到操作命令隊列。

進(jìn)一步的，所述基于相同子數(shù)據(jù)片寫入內(nèi)部體最小訪問間隔的要求，對分開保存的寫命令和讀命令進(jìn)行重新排序得到的操作命令隊列，包括：