[發(fā)明專利]倍頻系統(tǒng)及實現(xiàn)倍頻的方法

有效

• 申請?zhí)枺?/td>: 201010251857.2
• 申請日: 2010-08-12
• 公開（公告）號: CN101938277A
• 公開（公告）日: 2011-01-05
• 發(fā)明（設(shè)計）人: 全勇;武國勝
• 申請（專利權(quán)）人: 四川和芯微電子股份有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種倍頻系統(tǒng)，用于對一輸入時鐘進(jìn)行處理后輸出一N倍頻的單相時鐘，其中N大于等于2，其特征在于：所述倍頻系統(tǒng)包括一接收所述輸入時鐘的分頻器、一與所述分頻器相連的插值器、一與所述插值器相連的相位均衡器及一與所述相位均衡器相連的組合邏輯電路，所述分頻器輸出兩相頻率為所述輸入時鐘一半頻率的正交時鐘至所述插值器，所述插值器輸出2N相時鐘至所述相位均衡器，所述相位均衡器對所述2N相時鐘之間的相位差進(jìn)行均勻化，所述組合邏輯電路將均勻化后的2N相時鐘合成為N倍頻的單相時鐘。

2.如權(quán)利要求1所述的倍頻系統(tǒng)，其特征在于：所述倍頻系統(tǒng)還包括一與所述分頻器相連的時鐘信號輸入端及一與所述組合邏輯電路相連的時鐘信號輸出端，所述輸入時鐘由所述時鐘信號輸入端輸入，所述時鐘信號輸出端輸出所述N倍頻的單相時鐘。

3.如權(quán)利要求1所述的倍頻系統(tǒng)，其特征在于：所述分頻器輸出的兩相正交時鐘為0度與90度相位的時鐘。

4.如權(quán)利要求1所述的倍頻系統(tǒng)，其特征在于：所述插值器輸出的2N相時鐘分別為0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的時鐘。

5.如權(quán)利要求1所述的倍頻系統(tǒng)，其特征在于：所述組合邏輯電路采用對稱的邏輯電路結(jié)構(gòu)，將2N相時鐘轉(zhuǎn)換合成為N倍頻的單相時鐘。

6.一種實現(xiàn)倍頻的方法，其包括以下步驟：

一分頻器接收一輸入時鐘，并輸出兩相頻率為所述輸入時鐘一半頻率的正交時鐘至一插值器；

所述插值器輸出2N相時鐘至一相位均衡器，其中N大于等于2；

所述相位均衡器對所述2N相時鐘之間的相位差進(jìn)行均勻化后輸出至一組合邏輯電路；及

所述組合邏輯電路將所述相位均衡器輸出的2N相時鐘合成為N倍頻的單相時鐘。

7.如權(quán)利要求6所述的實現(xiàn)倍頻的方法，其特征在于：所述分頻器輸出的兩相正交時鐘為0度與90度相位的時鐘。

8.如權(quán)利要求6所述的實現(xiàn)倍頻的方法，其特征在于：所述插值器輸出的2N相時鐘分別為0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的時鐘。

9.如權(quán)利要求6所述的實現(xiàn)倍頻的方法，其特征在于：所述組合邏輯電路采用對稱的邏輯電路結(jié)構(gòu)，將2N相時鐘轉(zhuǎn)換合成為N倍頻的單相時鐘。