[發明專利]絕緣柵雙極晶體管、制作方法及溝槽柵結構制作方法有效
| 申請號: | 201010251554.0 | 申請日: | 2010-08-12 |
| 公開(公告)號: | CN102376758A | 公開(公告)日: | 2012-03-14 |
| 發明(設計)人: | 肖勝安 | 申請(專利權)人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L29/739 | 分類號: | H01L29/739;H01L29/423;H01L21/331;H01L21/28 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 戴廣志 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 絕緣 雙極晶體管 制作方法 溝槽 結構 | ||
技術領域
本發明涉及半導體集成電路領域,特別是涉及一種絕緣柵雙極晶體管器件結構。本發明還涉及所述絕緣柵雙極晶體管器件結構的制作方法,以及所述絕緣柵雙極晶體管器件結構中溝槽柵結構制作方法。
背景技術
IGBT(insulated?gate?bipolar?transistor絕緣柵雙極晶體管)器件巧妙地實現了MOSFET(金屬氧化物半導體場效應晶體管)和BJT(雙極結型晶體管)的優化組合,同時具有低能耗、高壓、大電流、高效率的特點。目前IGBT器件業已成為一種不可替代的電力電子器件,廣泛地應用于工業、交通、能源等領域,例如空調的變頻部分,太陽能光電轉化組件,汽車電子中需要的點火裝置,高壓高能電流傳輸設備等等。從IGBT器件的技術發展歷程看,其歷經了外延硅片穿通型(PT)、薄片工藝以及區熔硅非穿通型(NPT)、場終止型(SPT,field-stop)等技術演進,器件結構也從平面型演變為溝槽型。溝槽柵IGBT器件(參見圖10),由于其在導通時增加了一個N+累積層,使靠近IGBT發射極的空穴的濃度得到提高,從而大大減低IGBT的導通電阻。
為了進一步減小IGBT器件的導通電阻,一種方法是在給定的單元尺寸的前提下,增大溝槽的橫向尺寸以增加N+累積層的面積(比分),但當溝槽的橫向尺寸增大到一定量,例如大于3微米時,溝槽的多晶硅填充就成為一個難題?,F有的技術對于溝槽寬度在2微米以下溝槽的多晶硅填充基本能滿足要求。
發明內容
本發明要解決的技術問題是提供一種絕緣柵雙極晶體管器件結構,能有效解決寬溝槽的多晶柵填充,改善器件的性能;為此本發明還要提供一種寬的溝槽柵結構的制作方法和所述絕緣柵雙極晶體管器件結構的制作工藝方法。
為解決上述技術問題,本發明的絕緣柵雙極晶體管器件結構,在寬度大于1.5微米的溝槽內具有溝槽柵結構,所述溝槽柵由第一導電柵極層和位于其上的第二導電柵極層構成,且該第二導電柵極層為多層由介質膜墻將其相互隔開。
所述溝槽柵結構采用如下方法制作:
步驟一、在硅基片和位于其上端的P阱中通過光刻和刻蝕形成溝槽;
步驟二、在所述溝槽的表面淀積一層柵氧化膜;
步驟三、在所述柵氧化膜上淀積第一導電柵極層;
步驟四、在所述溝槽中淀積介質膜并填滿所述溝槽或部分填充所述溝槽;
步驟五、光刻和刻蝕所述介質膜,在所述溝槽中形成多個介質膜墻,使溝槽被分隔成多個小溝槽;
步驟六、在所述溝槽中淀積第二導電柵極層,且該第二導電柵極層為多層,由所述介質膜墻相互隔開;
步驟七、通過回刻或化學機械研磨對所述第二導電柵極層平坦化;
步驟八、通過回刻或化學機械研磨對所述第一導電柵極層平坦化。
采用本發明的器件結構和方法,由于在形成寬的溝槽柵過程中,在淀積第二導電柵極層填充溝槽前,已經由介質膜將寬的溝槽分隔成多個小溝槽,這樣就使第二導電柵極層的淀積并填充溝槽變得非常容易,有效解決了寬溝槽的多晶硅填充問題。
由于采用寬的溝槽形成溝槽柵結構,能夠增加N+累積層的面積,從而使該區域N載流子的濃度增加,相應的空穴的濃度也在該區域周圍得到增加,使器件的導通電阻減小,并使器件的開關特性得到改善,以得到改進的IGBT器件性能。
附圖說明
下面結合附圖與具體實施方式對本發明作進一步詳細的說明:
圖1-10是溝槽柵IGBT器件制作工藝流程一實施例示意圖。
具體實施方式
圖10是溝槽柵IGBT器件單元結構的一個平面示意圖。在導通狀態下,溝槽柵上相對于P阱加正電壓,在溝槽柵的底部和下半部(沒有P阱的區域)形成N+累積層,從而使該區域N載流子的濃度增加,相應的空穴的濃度也在該區域周圍得到增加,使器件的導通電阻減小,并使器件的開關特性得到改善。為了增加該一部分(即N+累積層)的比分,通常采用溝槽寬度增大的溝槽。
溝槽柵IGBT器件的制作工藝方法包括如下步驟:
步驟1、參見圖1所示,在硅基片1上通過離子注入形成P阱2。所述硅基片1可以是N型外延層或N型區熔硅。
步驟2、通過光刻和刻蝕在所述硅基片1和P阱2中形成溝槽3(結合圖1)。溝槽3的形成可以利用介質膜做為掩模,也可以利用光刻膠做為掩模;溝槽3刻蝕后,通過清洗或犧牲氧化除去溝槽3表面的缺陷。
步驟3、在所述溝槽3的上表面(P阱2的端面)和內表面淀積一層柵氧化膜4。所述柵氧化膜4的厚度為45-3000納米。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司,未經上海華虹NEC電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010251554.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:超級結LDMOS器件及制造方法
- 下一篇:塑殼斷路器分片式觸頭結構
- 同類專利
- 專利分類





