[發明專利]基于解析冗余機制的雙CPU冗余控制系統有效
| 申請號: | 201010251448.2 | 申請日: | 2010-08-10 |
| 公開(公告)號: | CN101916218A | 公開(公告)日: | 2010-12-15 |
| 發明(設計)人: | 相征;徐連軍;單曉明;李亞鵬 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | G06F11/16 | 分類號: | G06F11/16 |
| 代理公司: | 陜西電子工業專利中心 61205 | 代理人: | 王品華;朱紅星 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 解析 冗余 機制 cpu 控制系統 | ||
1.一種基于解析冗余機制的雙CPU冗余控制系統,包括兩個CPU模塊,其特征在于這兩個CPU模塊采用“互備份”冗余策略,分別用于控制不同的負載,每個CPU模塊又包括:
數據采集子模塊:用于采集系統輸入信號,并將采集到的數據發送至eCAN總線通信子模塊和解析冗余機制子模塊;
eCAN總線通信子模塊:用于實現第一個CPU模塊(A)和第二個CPU模塊(B)之間的同步和實時數據交換,為解析冗余機制子模塊對第一個CPU模塊(A)和第二個CPU模塊(B)進行故障判斷提供數據源,保證雙CPU冗余切換實時性;
解析冗余機制子模塊:用于接收數據采集子模塊和eCAN總線通信子模塊提供的數據源,并對所述的兩個CPU模塊的故障進行判斷,將故障判斷結果發送至冗余切換子模塊;
冗余切換子模塊:用于根據故障判斷結果,對冗余控制子模塊輸出切換控制信號;
冗余控制子模塊:用于根據切換控制信號對出現故障的CPU模塊所控制負載進行接管,若第一個CPU模塊(A)故障,則第二個CPU模塊(B)接管第一個負載(1),同時封鎖第一個CPU模塊(A)輸出控制功能,反之亦然;
所述的數據采集子模塊與eCAN總線通信子模塊雙向連接,eCAN總線通信子模塊與解析冗余機制子模塊單向連接,解析冗余機制子模塊與冗余切換子模塊單向連接,冗余切換子模塊與冗余控制子模塊單向連接。
2.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的數據采集子模塊采集系統輸入信號,是連續采樣8次,將得到的8組數據通過排序找出其中最大值和最小值并丟棄,把余下的6組數據做算術平均做為當前采樣值。
3.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的eCAN總線通信子模塊,通過發送同步請求、應答、確認信號實現第一個CPU模塊(A)與第二個CPU模塊(B)的CPU同步,其同步周期為10ms,同步建立后向數據采集子模塊發送數據采集指令。
4.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的解析冗余機制子模塊,通過實時對比第一個CPU模塊(A)與第二個CPU模塊(B)采集數據的一致性來對CPU模塊故障進行判斷,其故障檢測響應時間為40ms。
5.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的冗余切換控制子模塊輸出的切換控制信號,包括第一個CPU模塊(A)對負載(1)的控制信號Mag1、第一個CPU模塊(A)對負載(2)的控制信號Mag1_2、第二個CPU模塊(B)對負載(2)的控制信號Mag2、第二個CPU模塊(B)對負載(1)的控制信號Mag2_1、第一個CPU模塊(A)對第二個CPU模塊(B)的控制信號CON1和第二個CPU模塊(A)對第一個CPU模塊(B)的控制信號CON2。
6.根據權利要求5所述的雙CPU冗余控制系統,其特征在于所述的控制信號CON1是由第一個CPU模塊(A)的第一個切換使能信號CPU1_EN1、第二個切換使能信號CPU1_EN2、第三個切換使能信號CPU1_EN3和第四個切換使能信號CPU1_EN4通過組合邏輯實現。
7.根據權利要求5所述的雙CPU冗余控制系統,其特征在于所述的控制信號CON2是由第二個CPU模塊(B)的第一個切換使能信號CPU2_EN1、第二個切換使能信號CPU2_EN2、第三個切換使能信號CPU2_EN3和第四個切換使能信號CPU2_EN4通過組合邏輯實現。
8.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的第一個CPU模塊(A)的冗余控制子模塊,是由一個邏輯非門(D),一個邏輯非門(E)、一個四輸入或門(H)、一個54LS244緩沖器(F)和一個54LS244緩沖器(G)組成,其中四輸入或門(H)分別與邏輯非門(D)、邏輯非門(E)和54LS244緩沖器(F)單向連接,邏輯非門(E)分別與54LS244緩沖器(F)和54LS244緩沖器(G)單向連接。
9.根據權利要求1所述的雙CPU冗余控制系統,其特征在于所述的第二個CPU模塊(B)的冗余控制子模塊,是由一個邏輯非門(J)、一個邏輯非門(K)、一個四輸入或門(N)、一個54LS244緩沖器(L)和一個54LS244緩沖器(M)組成,其中四輸入或門(N)分別與邏輯非門(J)、邏輯非門(K)和54LS244緩沖器(L)單向連接,邏輯非門(K)分別與54LS244緩沖器(L)和54LS244緩沖器(M)單向連接。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010251448.2/1.html,轉載請聲明來源鉆瓜專利網。





