[發明專利]用于電壓內插DAC的粗數模轉換器架構

有效

• 申請號: 201010247802.4
• 申請日: 2010-08-04
• 公開（公告）號: CN102377434A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 趙建華;王維
• 申請（專利權）人: 意法半導體研發(上海)有限公司
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

技術領域

本發明概括地涉及數模轉換電路，并且更加具體地，涉及用于電壓內插的粗數模轉換器架構的方法和裝置。

背景技術

粗數模轉換器(DAC)架構常用于需要單調性的混合模式系統中，其中DAC充當用以將數字編碼轉換為模擬信號的接口。對于高分辨率電阻串DAC，電阻串通常被放置于幾行中，其中，各行中的電阻器彼此對齊以形成列。在這種設計中，每個電阻器通過電阻器分接頭被連接到開關網絡，并且二進制到一元碼解碼器被使用以選擇應當被閉合的開關，從而使來自電阻器分接頭的分DAC電壓連接到被選擇的開關。來自每一行的輸出電壓隨后被饋送進多路復用器，其中多路復用器產生粗DAC輸出電壓。常規的粗DAC設計嘗試通過將多路復用器輸出電壓饋送進電壓內插放大器而擴展差分電阻串DAC的分辨率。

一種這樣的電阻串DAC設計包括M-位粗DAC結合N-位內插放大器以實現M+N位的總分辨率，其中粗DAC被使用以生成具有2^N*V_LSB的電壓差的兩個DAC電壓，該2^N*V_LSB的電壓差即在粗DAC電路中的電阻串中的一個電阻器上的電壓差。這種設計包括包含有2^M個電阻器的電阻串，伴隨以兩組開關連接到每個電阻器分接頭。據此，開關的數量等于電阻器的數量的兩倍。對于輸入數據K，第K分接頭被連接到低輸出電壓VOL而第K+1分接頭被連接到高輸出電壓VOH。由于開關的龐大數量，這種設計需要大量的電路基板面并且在改變數據時產生很大的毛刺。

發明內容

本公開內容提供了一種方法和裝置，其用于在具有電壓內插的高分辨率的粗DAC的差分電阻串DAC架構中實施格雷編碼，從而使得在粗DAC電路中連接到電阻器分接頭的開關顯著地減少。通過減少連接到電阻器分接頭的開關的數量，在不會顯著增加電路的復雜度的情況下，所需的電路基板面顯著減少并且毛刺性能得到改善。

從以下的實施方式的詳細描述，結合閱讀隨同的附圖，當前公開內容的前述的和其他特征和優點將會更加明顯地顯現出來。詳細描述和附圖對于本公開內容僅僅是示例性的，而不是對如由隨附的權利要求和其等價物所定義的本發明的范圍的限制。

附圖說明

實施方式在隨同的附圖中被以范例的方式示例說明，其中相似附圖標記指示類似的部件，并且其中：

圖1為具有7-位粗DAC和3-位電壓內插放大器的范例10-位DAC電路的電路圖；

圖2為圖1的7-位粗DAC的電路圖；

圖3A和圖3B示例說明圖2的電阻串的電路圖；

圖4為具有第一電壓輸出的第一多路復用器的電路圖；以及

圖5為具有第二電壓輸出的第二多路復用器的電路圖。

具體實施方式

本發明的實施方式提供一種方法和裝置，其用于在具有電壓內插的高分辨率粗DAC的差分電阻串DAC架構中實施格雷編碼，從而使得在粗DAC電路中連接到電阻器分接頭的開關顯著地減少。通過減少連接到電阻器分接頭的開關的數量，在不顯著地增加電路的復雜度的情況下所需的電路基板面被顯著地減少并且毛刺性能得到改善。

參考圖1，其示例說明包括M-位粗DAC電路200和N-位電壓內插放大器150的M+N位DAC電路100，其中M為在粗DAC電路200處接收到的輸入位的數量，而N為在電壓內插放大器150處接收到的輸入位的數量。依據公開于本申請中的范例實施方式，M+N位DAC電路100為10-位DAC電路100。據此，DAC電路包括10-位數據輸入，DATA<9:0>，其中三個最低位(LSB)，DATA<2:0>，被作為輸入提供給N-位電壓內插放大器150，而其余的七個輸入數據位DATA<9:3>被輸入到M-位差分電阻串粗DAC電路200。應當明白，本公開內容的范圍不限制到公開的DAC電路100的10-位實施方式，而DAC電路100可以被設計用以容納更大或更小的輸入數據尺寸。另外，差分電阻串粗DAC電路200不限制到七-位實施方式，并且電壓內插放大器150不限制到在此處公開的三-位實施方式。這些設計變量可以在不背離如在此包括的權利要求中所闡述和定義的本公開內容的范圍的情況下，基于由電路設計者所期望的特性而有所不同。