[發(fā)明專(zhuān)利]FPGA程序的升級(jí)方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010245850.X
• 申請(qǐng)日: 2010-08-05
• 公開(kāi)（公告）號(hào): CN102346677A
• 公開(kāi)（公告）日: 2012-02-08
• 發(fā)明（設(shè)計(jì)）人: 袁斯華;周智
• 申請(qǐng)（專(zhuān)利權(quán)）人: 盛樂(lè)信息技術(shù)(上海)有限公司
• 主分類(lèi)號(hào): G06F9/445
• 分類(lèi)號(hào): G06F9/445
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

1.一種FPGA程序的升級(jí)方法，其特征在于，包括如下步驟：

步驟一、將Flash存儲(chǔ)器的空間分成低、中、高三個(gè)地址段，分別用于存儲(chǔ)FPGA程序、寄存器參數(shù)、更新引導(dǎo)程序；通過(guò)一跳線來(lái)設(shè)置FPGA從所述Flash存儲(chǔ)器加載程序的地址段；

步驟二、將更新引導(dǎo)程序固化在Flash中高地址段中；所述更新引導(dǎo)程序根據(jù)各不同的所述地址段設(shè)計(jì)了不同命令菜單，采用交互式方式進(jìn)行更新，點(diǎn)擊各所述命令時(shí)，各所述命令對(duì)應(yīng)的地址段的更新文件會(huì)通過(guò)串口下載到各所述命令對(duì)應(yīng)的地址段中；

步驟三、將所述FPGA通過(guò)一串口通信電平轉(zhuǎn)換模塊和一計(jì)算機(jī)相連，將串口調(diào)試工具或Windows的超級(jí)終端安裝到所述計(jì)算機(jī)中，啟動(dòng)所述串口調(diào)試工具或Windows的超級(jí)終端并設(shè)置好串口通信參數(shù)；

步驟四、設(shè)置所述跳線并啟動(dòng)所述FPGA，使所述FPGA從高地址段加載所述更新引導(dǎo)程序并運(yùn)行，所述更新引導(dǎo)程序的命令菜單顯示于所述串口調(diào)試工具或Windows的超級(jí)終端上，根據(jù)需要點(diǎn)擊各所述命令，將各所述命令對(duì)應(yīng)的地址段的更新文件通過(guò)串口下載到各所述命令對(duì)應(yīng)的地址段中。

2.如權(quán)利要求1所述的FPGA程序的升級(jí)方法，其特征在于：步驟一中所述跳線設(shè)置在低地址端時(shí)，所述FPGA從所述Flash存儲(chǔ)器的低地址段加載所述FPGA程序并運(yùn)行；所述跳線設(shè)置在高地址端時(shí)，所述FPGA從所述Flash存儲(chǔ)器的高地址段加載所述更新引導(dǎo)程序并運(yùn)行。

3.如權(quán)利要求1所述的FPGA程序的升級(jí)方法，其特征在于：所述更新引導(dǎo)程序由串口文件接收模塊、串口通信的差錯(cuò)校驗(yàn)?zāi)K、命令控制模塊、Flash擦除模塊、Flash讀寫(xiě)模塊、Flash操作有效性校驗(yàn)?zāi)K組成；

所述串口文件接收模塊用于通過(guò)串口協(xié)議接收文件；

所述串口通信差錯(cuò)校驗(yàn)?zāi)K是用于依據(jù)串口協(xié)議驗(yàn)證接收的文件、數(shù)據(jù)是否存在誤碼；

所述命令控制模塊是用于以菜單的方式顯示需要對(duì)Flash更新操作的命令；

所述Flash擦除模塊是用于將所述Flash存儲(chǔ)器芯片進(jìn)行擦除操作；

所述Flash讀寫(xiě)模塊是用于讀寫(xiě)所述Flash存儲(chǔ)器芯片；

所述Flash操作有效性校驗(yàn)?zāi)K是用于驗(yàn)證Flash操作過(guò)程是否成功。

4.如權(quán)利要求1所述的FPGA程序的升級(jí)方法，其特征在于：步驟三中所述FPGA和所述計(jì)算機(jī)的連接方法為是通過(guò)所述FPGA的一串口通信接口和一RS-232電平轉(zhuǎn)換模塊相連、通過(guò)所述RS-232電平轉(zhuǎn)換模塊和所述計(jì)算機(jī)的COM口相連，且上述連接的電纜都為DB9接口的電纜。

5.如權(quán)利要求1所述的FPGA程序的升級(jí)方法，其特征在于：所述更新文件為二進(jìn)制文件，各所述命令對(duì)應(yīng)的地址段包括低地址段、中地址段，分別用于所述FPGA程序、所述寄存器參數(shù)的更新。

6.如權(quán)利要求1或5所述的FPGA程序的升級(jí)方法，其特征在于：所述Flash存儲(chǔ)器的用于存儲(chǔ)所述寄存器參數(shù)的中地址段能細(xì)分為多個(gè)地址段。

7.如權(quán)利要求1所述的FPGA程序的升級(jí)方法，其特征在于：步驟三中所述串口通信參數(shù)包括波特率、串口端口、校驗(yàn)方式、數(shù)據(jù)位寬、停止位數(shù)。