[發(fā)明專利]應變半導體溝道形成方法和半導體器件

有效

• 申請?zhí)枺?/td>: 201010244987.3
• 申請日: 2010-08-04
• 公開（公告）號: CN102347235A
• 公開（公告）日: 2012-02-08
• 發(fā)明（設計）人: 尹海洲;朱慧瓏;駱志炯
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 趙偉

1.一種應變半導體溝道形成方法，包括以下步驟：

在半導體襯底上形成SiGe弛豫層；

在所述SiGe弛豫層上形成電介質層，在所述電介質層上形成替代柵，所述電介質層和所述替代柵構成了替代柵疊層結構；

沉積層間介電層，對所述層間介電層進行平坦化處理，以暴露出所述替代柵；

刻蝕去除所述替代柵和所述電介質層，以形成開口；

在所述開口中執(zhí)行選擇性半導體外延生長，形成半導體外延層；

沉積高K介電層和金屬層；以及

對所沉積的金屬層和高K介電層執(zhí)行平坦化處理，去除覆蓋在所述層間介電層上的高K介電層和金屬層，形成金屬柵。

2.根據(jù)權利要求1所述的應變半導體溝道形成方法，其中

所述半導體外延層是Si外延層、Ge外延層、或者SiGe外延層。

3.根據(jù)權利要求1或2所述的應變半導體溝道形成方法，在去除所述電介質層之后，外延生長所述半導體外延層之前，還包括以下步驟：

在所述開口中，對所述SiGe弛豫層進行刻蝕，以刻蝕出用于半導體外延生長的空間。

4.根據(jù)權利要求1～3之一所述的應變半導體溝道形成方法，其中

所述半導體外延層的厚度在5～10nm的范圍內(nèi)。

5.根據(jù)權利要求1～4之一所述的應變半導體溝道形成方法，其中

所述SiGe弛豫層中Ge原子百分比從鄰近所述半導體襯底的20％逐漸變化為遠離所述半導體襯底的100％。

6.根據(jù)權利要求1～5之一所述的應變半導體溝道形成方法，其中

在形成所述SiGe弛豫層的步驟中，形成刻蝕停止層。

7.根據(jù)權利要求6所述的應變半導體溝道形成方法，其中

所述刻蝕停止層具有與所述S?iGe弛豫層不同的Ge原子百分比。

8.一種半導體器件，包括：

半導體襯底；

SiGe弛豫層，形成在所述半導體襯底上；

半導體外延層，形成在所述SiGe弛豫層上，位于所述SiGe弛豫層上，或者嵌入在所述SiGe弛豫層中；

高K介電層，沉積在所述半導體外延層的整個表面上，形成為有底面的空心柱形；和

金屬柵，填充在由所述高K介電層形成的空心柱形的內(nèi)部。

9.根據(jù)權利要求8所述的半導體器件，其中

所述半導體外延層是Si外延層、Ge外延層、或者SiGe外延層。

10.根據(jù)權利要求8或9所述的半導體器件，其中

所述半導體外延層的厚度在5～10nm的范圍內(nèi)。

11.根據(jù)權利要求8～10之一所述的半導體器件，還包括：

側墻，沉積在所述SiGe弛豫層上，圍繞所述半導體外延層和所述高K介電層的外周，或者圍繞所述高K介電層的外周；和

層間介電層，沉積在所述SiGe弛豫層上，圍繞所述側墻的外周。

12.根據(jù)權利要求8～11之一所述的半導體器件，其中

所述SiGe弛豫層中Ge原子百分比從鄰近所述半導體襯底的20％逐漸變化為遠離所述半導體襯底的100％。

13.根據(jù)權利要求8～12之一所述的半導體器件，其中

所述SiGe弛豫層形成有刻蝕停止層。

14.根據(jù)權利要求13所述的半導體器件，其中

所述刻蝕停止層具有與所述SiGe弛豫層不同的Ge原子百分比。