[發(fā)明專利]發(fā)送接收裝置及其工作方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010243577.7
• 申請(qǐng)日: 2010-07-30
• 公開（公告）號(hào): CN101997629A
• 公開（公告）日: 2011-03-30
• 發(fā)明（設(shè)計(jì)）人: 川本高司
• 申請(qǐng)（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H04J3/06
• 分類號(hào): H04J3/06;H04L7/033
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 王永剛

技術(shù)領(lǐng)域

本發(fā)明涉及一種發(fā)送接收裝置及其工作方法，更具體地，涉及減小半導(dǎo)體芯片面積，并且降低在接收來(lái)自主機(jī)的接收信號(hào)時(shí)再生數(shù)據(jù)和再生時(shí)鐘的生成中的誤工作的可能性的有效技術(shù)。

背景技術(shù)

一般地，在實(shí)現(xiàn)與主機(jī)的雙向通信的器件例如半導(dǎo)體集成電路中，用規(guī)格規(guī)定主機(jī)與器件之間的雙向通信信號(hào)的頻率，如果通信信號(hào)是規(guī)定外的頻率則不能建立通信。因此，已知有把通信信號(hào)調(diào)整成規(guī)定內(nèi)的頻率的技術(shù)。

在下述專利文獻(xiàn)1中記載了，將從接收裝置的頻率控制信息處理部輸出的頻率控制信息向發(fā)送裝置送出，發(fā)送裝置的頻率控制部通過(guò)基于頻率控制信息控制發(fā)送裝置的基本時(shí)鐘的頻率，使發(fā)送裝置的基本時(shí)鐘的頻率與接收裝置的本地時(shí)鐘的頻率同步。另外，在下述專利文獻(xiàn)2中記載了，為了根據(jù)接收數(shù)據(jù)再生接收時(shí)鐘，并且使接收時(shí)鐘與發(fā)送時(shí)鐘同步，使用利用了由可變分頻器把電壓控制振蕩器的輸出分頻后得到的輸出與由邊沿檢測(cè)器根據(jù)接收數(shù)據(jù)得到的邊沿檢測(cè)時(shí)刻的相位差來(lái)控制可變分頻器的分頻比的數(shù)字PLL(鎖相環(huán))電路。而且，在下述專利文獻(xiàn)3中記載了，利用頻率檢測(cè)器控制來(lái)自主機(jī)的接收信號(hào)與到主機(jī)的發(fā)送信號(hào)的頻率差，使發(fā)送信號(hào)的頻率與接收信號(hào)的頻率一致。

另一方面，在下述非專利文獻(xiàn)1中記載了在光通信系統(tǒng)中使用的數(shù)據(jù)恢復(fù)電路，該數(shù)據(jù)恢復(fù)電路由相位比較器(PC)、升降確定電路(DC)、循環(huán)時(shí)鐘保相器(CPP)、時(shí)鐘插補(bǔ)器(CI)、時(shí)鐘選擇器(CS)構(gòu)成。利用時(shí)鐘插補(bǔ)器(CI)把雙相內(nèi)部時(shí)鐘信號(hào)變換成多相時(shí)鐘信號(hào)，響應(yīng)保相器(CPP)的輸出信號(hào)利用時(shí)鐘選擇器(CS)從多相時(shí)鐘信號(hào)中選擇選擇時(shí)鐘信號(hào)。把選擇時(shí)鐘信號(hào)和光通信系統(tǒng)的傳送輸入信號(hào)分別供給相位比較器(PC)的三個(gè)觸發(fā)器的觸發(fā)輸入端子和數(shù)據(jù)輸入端子，三個(gè)觸發(fā)器的輸出信號(hào)供給相位比較器(PC)的兩個(gè)“異”電路的輸入端子。另外，一個(gè)“異”電路的輸出信號(hào)和另一個(gè)“異”電路的輸出信號(hào)分別作為上升請(qǐng)求和下降請(qǐng)求被供給升降確定電路(DC)的輸入端子，升降確定電路(DC)的上升控制信號(hào)和下降控制信號(hào)被供給循環(huán)時(shí)鐘保相器(CPP)。用該時(shí)鐘數(shù)據(jù)恢復(fù)電路控制成傳送輸入信號(hào)的數(shù)據(jù)邊沿的時(shí)刻位于選擇時(shí)鐘信號(hào)的時(shí)刻的大致中央，可以以低的位出錯(cuò)率進(jìn)行數(shù)據(jù)的恢復(fù)(recovery)。

而且，在下述非專利文獻(xiàn)2中記載了，利用小數(shù)PLL電路構(gòu)成串行ATA接口用的擴(kuò)頻時(shí)鐘發(fā)生器(SSCG：Spread?Spectrum?Clock?Generator)，該小數(shù)PLL電路利用∑Δ調(diào)制器的輸出箝位在分頻器的兩個(gè)分頻比(73/75)之間。另外，在下述非專利文獻(xiàn)2中，利用∑Δ調(diào)制器的輸出箝位在多模分頻器(DMD：Dual?Modulus?Divider)的兩個(gè)分頻比之間。這樣，擴(kuò)頻時(shí)鐘發(fā)生器(SSCG)，對(duì)時(shí)鐘信號(hào)進(jìn)行頻率調(diào)制，降低時(shí)鐘的基本波和高諧波的峰值功率，以減少電子設(shè)備中的EMI那樣的不必要的輻射。雖然總能量不變，但由于在時(shí)鐘信號(hào)的振幅和信號(hào)邊沿的波形保持不變的情況下時(shí)鐘信號(hào)在寬的頻帶上擴(kuò)散，所以可以降低峰值能量。在分頻比都是整數(shù)的一般的PLL電路中，由于鎖相環(huán)的頻率分辨率為基準(zhǔn)頻率f_REF，所以精密的頻率分辨率必須是小的基準(zhǔn)頻率f_REF，因此成為小的環(huán)頻帶。由于窄的環(huán)頻帶的切換時(shí)間長(zhǎng)，所以不理想，PLL電路的電壓控制振蕩器(VCO)的相位噪聲的抑制不夠，容易受到來(lái)自PLL電路外部的噪聲的影響。與此不同，為了具有比基準(zhǔn)頻率f_REF更精密的頻率分辨率而開發(fā)了使用小數(shù)PLL電路的小數(shù)合成器，在小數(shù)-N分頻器中分頻比周期性地從整數(shù)N變成整數(shù)N+1，結(jié)果平均分頻比比N增加了(N+1)分頻的占空比大小。另外，EMI是Electromagnetic?Interference(電磁干擾)的縮寫，ATA是Advanced?Technology?Attachment(先進(jìn)技術(shù)附設(shè))的縮寫。

<專利文獻(xiàn)1>日本特開2001-230750號(hào)公報(bào)

<專利文獻(xiàn)2>日本特開平8-335932號(hào)公報(bào)

<專利文獻(xiàn)3>日本特開2007-135189號(hào)公報(bào)

<非專利文獻(xiàn)1>Yoshio?Miki等，“A?50-mW/ch?2.5-Gb/s/ch?Data?Recovery?Circuit?for?the?SFI-5?Interface?with?Digital?Eye-Tracking”，IEEE?JOURNAL?OF?SOLID-STATE?CIRCUITS，Vol.39，No.4，April?2004，第613-621頁(yè)。