[發(fā)明專利]半導(dǎo)體器件結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201010241036.0
• 申請日: 2010-07-29
• 公開（公告）號: CN102347234A
• 公開（公告）日: 2012-02-08
• 發(fā)明（設(shè)計）人: 鐘匯才;梁擎擎
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/20;H01L29/78;H01L29/06
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 馬佑平

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件設(shè)計及其制造技術(shù)領(lǐng)域，特別涉及一種通過溝道工程改善器件性能的半導(dǎo)體器件結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著半導(dǎo)體制造技術(shù)的發(fā)展，半導(dǎo)體器件的尺寸不斷減小，而對半導(dǎo)體器件結(jié)構(gòu)的制造工藝要求也越來越高。

目前半導(dǎo)體制造技術(shù)的進(jìn)步，在很大程度上是通過不斷縮短MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的溝道長度實現(xiàn)的。而溝道長度的縮短主要通過改善半導(dǎo)體工藝技術(shù)和提高加工水平來實現(xiàn)。盡管現(xiàn)在溝道長度已經(jīng)可以縮短到深亞微米乃至納米尺寸，但繼續(xù)縮短溝道長度受到很多因素的限制。一方面半導(dǎo)體加工工藝能力的提高還難以適應(yīng)半導(dǎo)體制造的需要，另一方面器件物理性能也產(chǎn)生了很多問題，例如短溝道效應(yīng)、DIBL(漏極感應(yīng)勢壘降低)效應(yīng)、器件閾值電壓過高等。

因此在進(jìn)一步發(fā)展半導(dǎo)體制造技術(shù)過程中，采用新的材料、開發(fā)新的工藝和構(gòu)建新的器件結(jié)構(gòu)成為半導(dǎo)體界共同努力的方向。現(xiàn)在已充分認(rèn)識到的一種有效改善器件物理性能的技術(shù)措施就是提高載流子的遷移率。載流子的遷移率是標(biāo)志載流子在電場作用下運(yùn)動快慢的一個重要物理量，它的大小直接影響到半導(dǎo)體器件和電路的工作頻率與速度。

在現(xiàn)在的主流技術(shù)中，主要通過在溝道區(qū)兩側(cè)的襯底中刻蝕出凹槽，并在凹槽內(nèi)外延生長具有應(yīng)力的源/漏區(qū)來實現(xiàn)載流子遷移率的提高。例如，對于nMOSFET，通常在溝道區(qū)兩側(cè)形成具有拉應(yīng)力的源/漏區(qū)，可以采用外延生長C含量為特定比例的Si∶C形成，從而對溝道兩側(cè)產(chǎn)生拉應(yīng)力；對于pMOSFET，可以采用外延生長Ge含量為特定比例的SiGe形成，從而對溝道兩側(cè)產(chǎn)生壓應(yīng)力。

這種形成源/漏區(qū)的方法還不能充分改善溝道區(qū)的性能，提高載流子的遷移率。因此有必要提出一種新穎的半導(dǎo)體器件結(jié)構(gòu)及其制造方法以實現(xiàn)對器件性能的提高。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)問題之一，特別是提出了一種具有嵌入式溝道的半導(dǎo)體器件結(jié)構(gòu)及其制造方法。

根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件結(jié)構(gòu)的制造方法，包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底表面形成第一絕緣層；嵌入第一絕緣層和半導(dǎo)體襯底形成淺溝槽隔離STI；嵌入第一絕緣層和半導(dǎo)體襯底形成條狀凹槽；在凹槽內(nèi)形成溝道區(qū)；形成溝道區(qū)上的柵堆疊線以及溝道區(qū)兩側(cè)的源/漏區(qū)。

如果半導(dǎo)體襯底中形成有淺溝槽隔離，則凹槽的底部高于淺溝槽隔離的底部。

優(yōu)選地，其中第一絕緣層包括Si₃N₄、SiO₂、SiOF、SiCOH、SiO、SiCO、SiCON和SiON中的任一種或多種的組合。

在形成STI區(qū)之后，可以選擇先對第一絕緣層進(jìn)行回刻至比STI的頂部低的位置，然后再重新淀積一層第二絕緣層，第二絕緣層的材料與第一絕絕緣層可以相同。

根據(jù)本發(fā)明的一個實施例，在凹槽內(nèi)形成溝道區(qū)包括：在凹槽的底部形成第三絕緣層；在第三絕緣層上形成溝道區(qū)。優(yōu)選地，第三絕緣層包括Si₃N₄、SiO₂、SiOF、SiCOH、SiO、SiCO、SiCON和SiON中的任一種或多種的組合。形成第三絕緣層的步驟可以包括：在凹槽內(nèi)形成第三絕緣層，第三絕緣層在凹槽的側(cè)壁的厚度小于在凹槽底部的厚度；選擇性刻蝕第三絕緣層在凹槽側(cè)壁上的部分，以使第三絕緣層僅保留在凹槽的底部。

優(yōu)選地，形成溝道區(qū)的步驟可以為：以凹槽內(nèi)暴露的側(cè)壁為源外延生長溝道區(qū)。形成溝道區(qū)的材料可以包括以下一種或多種的組合構(gòu)成：Si、SiC、GaN、AlGaN、InP和SiGe。

可選地，本發(fā)明實施例中半導(dǎo)體襯底可以為體硅。

根據(jù)本發(fā)明的另一實施例，形成溝道區(qū)上的柵堆疊線的步驟，可以包括：在溝道區(qū)上形成柵介質(zhì)層；在柵介質(zhì)層上形成柵電極線；接著將第一絕緣層去除；然后環(huán)繞柵電極線外側(cè)形成側(cè)墻；其中，在形成側(cè)墻之后、完成半導(dǎo)體器件的前道工藝之前，將柵電極線進(jìn)行切割以形成電隔離的柵電極。將柵電極線進(jìn)行切割的方法包括反應(yīng)離子刻蝕(RIE)或激光切割刻蝕。

可選地，在形成源/漏區(qū)后，該方法可以進(jìn)一步包括：將柵電極線去除以在側(cè)墻內(nèi)形成開口；在開口內(nèi)形成替代柵電極線。因而本發(fā)明的實施例可以兼容替代柵工藝。